公开(公告)号：CN111048486B

公开(公告)日：2024-07-05

申请号：CN201910857746.7

申请日：2019-09-11

Applicant: 三星电子株式会社

Inventor： 李斗铉 ,  宋炫升 ,  卢永昌 ,  申宪宗 ,  刘素罗 ,  郑涌植

IPC: H01L23/528 ,  H01L29/78

Abstract: 公开了一种半导体器件，其包括：栅电极，所述栅电极位于衬底上；源极/漏极图案，所述源极/漏极图案在所述栅电极的一侧位于所述衬底上；以及栅极接触插塞，所述栅极接触插塞位于所述栅电极上。所述栅极接触插塞可以包括：第一栅极接触段；以及第二栅极接触段，所述第二栅极接触段从所述第一栅极接触段的顶表面在竖直方向上延伸。所述第一栅极接触段的上部宽度可以大于所述第二栅极接触段的下部宽度。

公开(公告)号：CN112530861A

公开(公告)日：2021-03-19

申请号：CN202010915052.7

申请日：2020-09-03

Applicant: 三星电子株式会社

Inventor： 李城门 ,  郭玟灿 ,  申宪宗 ,  郑涌植 ,  卢永昌 ,  李斗铉 ,  郑圣宪 ,  池祥源

IPC: H01L21/768 ,  H01L23/48 ,  H01L27/02

Abstract: 一种制造半导体器件的方法，包括：在衬底上形成有源区；在所述衬底上形成与所述有源区相交的栅极结构；去除所述栅极结构的上部并形成栅极覆层；形成电连接到所述有源区的一部分的初步接触插塞，所述初步接触插塞包括第一部分和第二部分；形成包括第一图案层和第二图案层的掩模图案层，所述第一图案层覆盖所述栅极覆层的上表面，所述第二图案层从所述第一图案层延伸以覆盖所述初步接触插塞的所述第二部分；以及使用所述掩模图案层作为蚀刻掩模，通过使所述初步接触插塞的被所述掩模图案层暴露的所述第一部分从所述初步接触插塞的上表面凹陷到预定深度，来形成接触插塞。

公开(公告)号：CN111048486A

公开(公告)日：2020-04-21

申请号：CN201910857746.7

申请日：2019-09-11

Applicant: 三星电子株式会社

Inventor： 李斗铉 ,  宋炫升 ,  卢永昌 ,  申宪宗 ,  刘素罗 ,  郑涌植

IPC: H01L23/528 ,  H01L29/78

Abstract: 公开了一种半导体器件，其包括：栅电极，所述栅电极位于衬底上；源极/漏极图案，所述源极/漏极图案在所述栅电极的一侧位于所述衬底上；以及栅极接触插塞，所述栅极接触插塞位于所述栅电极上。所述栅极接触插塞可以包括：第一栅极接触段；以及第二栅极接触段，所述第二栅极接触段从所述第一栅极接触段的顶表面在竖直方向上延伸。所述第一栅极接触段的上部宽度可以大于所述第二栅极接触段的下部宽度。