-
公开(公告)号：CN109801913B
公开(公告)日：2023-11-07
申请号：CN201811374372.5
申请日：2018-11-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423
Abstract: 本公开提供了半导体器件。一种半导体器件包括多个沟道、栅极结构和源极/漏极层。多个沟道分别设置在多个水平面处，并在衬底的上表面上在垂直方向上彼此间隔开。栅极结构设置在衬底上，至少部分地围绕每个沟道的表面，并在基本上平行于衬底的上表面的第一方向上延伸。源极/漏极层设置在栅极结构的在第二方向上的相反两侧的每个处并且连接到沟道的侧壁，该第二方向基本上平行于衬底的上表面并基本上垂直于第一方向。栅极结构在第二方向上的长度在从衬底的上表面起在垂直方向上的第一高度处沿着第一方向变化。
-
公开(公告)号：CN112071895A
公开(公告)日：2020-12-11
申请号：CN202010511924.3
申请日：2020-06-08
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/04 , H01L29/423 , H01L29/78
Abstract: 提供了一种半导体装置，所述半导体装置包括：有源区，其位于衬底上，并且包括在第一方向上延伸的第一侧壁和第二侧壁；以及外延图案，其位于有源区上，其中，外延图案包括分别从第一侧壁和第二侧壁延伸的第一外延侧壁和第二外延侧壁，第一外延侧壁包括第一外延下侧壁、第一外延上侧壁以及连接第一外延下侧壁和第一外延上侧壁的第一外延连接侧壁，第二外延侧壁包括第二外延下侧壁、第二外延上侧壁以及连接第二外延下侧壁和第二外延上侧壁的第二外延连接侧壁，第一外延上侧壁与第二外延上侧壁之间的距离随着远离有源区而减小，并且第一外延下侧壁和第二外延下侧壁与衬底的顶表面平行地延伸。
-
公开(公告)号：CN109860298B
公开(公告)日：2024-02-23
申请号：CN201811358045.0
申请日：2018-11-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体器件包括：沟道图案，包括顺序地堆叠在衬底上的第一半导体图案和第二半导体图案；以及栅电极，沿第一方向延伸并交叉沟道图案。栅电极包括插置在衬底与第一半导体图案之间的第一部分、以及插置在第一半导体图案与第二半导体图案之间的第二部分。第一部分在第二方向上的最大宽度大于第二部分在第二方向上的最大宽度，第二半导体图案在第二方向上的最大长度小于第一半导体图案在第二方向上的最大长度。
-
公开(公告)号：CN108269849B
公开(公告)日：2022-06-14
申请号：CN201710780704.9
申请日：2017-09-01
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 本发明提供了具有沟道区的半导体器件。一种半导体器件包括：衬底；多个凸出部，所述多个凸出部在所述衬底上彼此平行地延伸；多条纳米线，所述多条纳米线设于所述多个凸出部上并且彼此分开；多个栅电极，所述多个栅电极设于所述衬底上并且围绕所述多条纳米线；多个源/漏区，所述多个源/漏区设于所述多个凸出部上并且位于所述多个栅电极中的每一个栅电极的侧部，所述多个源/漏区与所述多条纳米线接触；以及多个第一空隙，所述多个第一空隙设于所述多个源/漏区与所述多个凸出部之间。
-
公开(公告)号：CN108511524B
公开(公告)日：2024-01-16
申请号：CN201710569298.1
申请日：2017-07-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/10
Abstract: 一种半导体器件可以包括衬底、第一纳米线、栅电极、第一栅极间隔物、第二栅极间隔物、源极/漏极和间隔物连接器。第一纳米线可以在第一方向上延伸并与衬底间隔开。栅电极可以围绕第一纳米线的周边，并且在交叉第一方向的第二方向上延伸，并且包括彼此相对的第一侧壁和第二侧壁。第一栅极间隔物可以形成在栅电极的第一侧壁上。第一纳米线可以穿过第一栅极间隔物。第二栅极间隔物可以形成在栅电极的第二侧壁上。第一纳米线可以穿过第二栅极间隔物。源极/漏极可以设置在栅电极的至少一侧并与第一纳米线连接。间隔物连接器可以设置在第一纳米线与衬底之间。间隔物连接器可以将第一栅极间隔物和第二栅极间隔物彼此连接。
-
Patent Agency Ranking
公开(公告)号：CN108206180A
公开(公告)日：2018-06-26
申请号：CN201711337430.2
申请日：2017-12-14
Applicant: 三星电子株式会社
CPC classification number: H01L27/0924 , H01L21/823412 , H01L21/823456 , H01L21/823468 , H01L21/823807 , H01L21/82385 , H01L21/823864 , H01L27/088 , H01L27/092 , H01L29/0646 , H01L29/0653 , H01L29/0673 , H01L29/165 , H01L29/20 , H01L29/42392 , H01L29/7853 , H01L27/02 , H01L29/1033
Abstract: 本公开涉及半导体器件。一种半导体器件包括第一区中的第一晶体管和第二区中的第二晶体管。第一晶体管包括：第一纳米线、第一栅电极、第一栅极电介质层、第一源极/漏极区和内绝缘间隔物。第一纳米线具有第一沟道区。第一栅电极围绕第一纳米线。第一栅极电介质层在第一纳米线与第一栅电极之间。第一源极/漏极区连接到第一纳米线的边缘。内绝缘间隔物在第一栅极电介质层与第一源极/漏极区之间。第二晶体管包括第二纳米线、第二栅电极、第二栅极电介质层和第二源极/漏极区。第二纳米线具有第二沟道区。第二栅电极围绕第二纳米线。第二栅极电介质层在第二纳米线与第二栅电极之间。第二源极/漏极区连接到第二纳米线的边缘。
-
公开(公告)号：CN109860298A
公开(公告)日：2019-06-07
申请号：CN201811358045.0
申请日：2018-11-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体器件包括：沟道图案，包括顺序地堆叠在衬底上的第一半导体图案和第二半导体图案；以及栅电极，沿第一方向延伸并交叉沟道图案。栅电极包括插置在衬底与第一半导体图案之间的第一部分、以及插置在第一半导体图案与第二半导体图案之间的第二部分。第一部分在第二方向上的最大宽度大于第二部分在第二方向上的最大宽度，第二半导体图案在第二方向上的最大长度小于第一半导体图案在第二方向上的最大长度。
-
公开(公告)号：CN108269849A
公开(公告)日：2018-07-10
申请号：CN201710780704.9
申请日：2017-09-01
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L21/336
CPC classification number: H01L29/78618 , H01L21/02532 , H01L21/02603 , H01L29/0673 , H01L29/42392 , H01L29/66545 , H01L29/66742 , H01L29/78696 , H01L29/7855 , H01L29/1033 , H01L29/66795
Abstract: 本发明提供了具有沟道区的半导体器件。一种半导体器件包括：衬底；多个凸出部，所述多个凸出部在所述衬底上彼此平行地延伸；多条纳米线，所述多条纳米线设于所述多个凸出部上并且彼此分开；多个栅电极，所述多个栅电极设于所述衬底上并且围绕所述多条纳米线；多个源/漏区，所述多个源/漏区设于所述多个凸出部上并且位于所述多个栅电极中的每一个栅电极的侧部，所述多个源/漏区与所述多条纳米线接触；以及多个第一空隙，所述多个第一空隙设于所述多个源/漏区与所述多个凸出部之间。
-
公开(公告)号：CN108206180B
公开(公告)日：2023-11-14
申请号：CN201711337430.2
申请日：2017-12-14
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件。一种半导体器件包括第一区中的第一晶体管和第二区中的第二晶体管。第一晶体管包括：第一纳米线、第一栅电极、第一栅极电介质层、第一源极/漏极区和内绝缘间隔物。第一纳米线具有第一沟道区。第一栅电极围绕第一纳米线。第一栅极电介质层在第一纳米线与第一栅电极之间。第一源极/漏极区连接到第一纳米线的边缘。内绝缘间隔物在第一栅极电介质层与第一源极/漏极区之间。第二晶体管包括第二纳米线、第二栅电极、第二栅极电介质层和第二源极/漏极区。第二纳米线具有第二沟道区。第二栅电极围绕第二纳米线。第二栅极电介质层在第二纳米线与第二栅电极之间。第二源极/漏极区连接到第二纳米线的边缘。
-
公开(公告)号：CN109801913A
公开(公告)日：2019-05-24
申请号：CN201811374372.5
申请日：2018-11-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423
Abstract: 本公开提供了半导体器件。一种半导体器件包括多个沟道、栅极结构和源极/漏极层。多个沟道分别设置在多个水平面处，并在衬底的上表面上在垂直方向上彼此间隔开。栅极结构设置在衬底上，至少部分地围绕每个沟道的表面，并在基本上平行于衬底的上表面的第一方向上延伸。源极/漏极层设置在栅极结构的在第二方向上的相反两侧的每个处并且连接到沟道的侧壁，该第二方向基本上平行于衬底的上表面并基本上垂直于第一方向。栅极结构在第二方向上的长度在从衬底的上表面起在垂直方向上的第一高度处沿着第一方向变化。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.026 seconds)
