-
公开(公告)号：CN116705736A
公开(公告)日：2023-09-05
申请号：CN202310192515.5
申请日：2023-03-02
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/31 , H01L23/544 , H01L21/66 , H01L23/528
Abstract: 提供了一种半导体封装件。该半导体封装件包括：第一半导体衬底、在第一半导体衬底的上表面上的第一半导体元件层、在第一半导体元件层上的第一布线结构、连接至第一布线结构的第一连接焊盘、连接至第一布线结构的第一测试焊盘、连接至第一连接焊盘并且包括铜(Cu)的第一前侧键合焊盘、以及连接至第一前侧键合焊盘并且包括具有纳米孪晶晶体结构的铜(Cu)的第二前侧键合焊盘，所述纳米孪晶晶体结构与包括在第一前侧键合焊盘中的铜(Cu)的晶体结构不同，其中，第一前侧键合焊盘在水平方向上的宽度与第二前侧键合焊盘在水平方向上的宽度不同。
-
公开(公告)号：CN109300871A
公开(公告)日：2019-02-01
申请号：CN201810794961.2
申请日：2018-07-19
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L21/48 , H01L25/065
Abstract: 一种半导体器件包括：在基板上的导电部件；钝化层，在基板上并且包括暴露导电部件的至少一部分的开口；以及焊盘结构，在开口中并且位于钝化层上，焊盘结构电连接到导电部件。焊盘结构包括：在开口的内侧壁上共形地延伸的下导电层，下导电层包括顺序地堆叠的导电阻挡层、第一籽晶层、蚀刻停止层和第二籽晶层；第一焊盘层，在下导电层上并且至少部分地填充开口；以及第二焊盘层，在第一焊盘层上并且与下导电层的位于钝化层的顶表面上的外围部分接触。
-
公开(公告)号：CN111162048B
公开(公告)日：2024-12-20
申请号：CN201910627454.4
申请日：2019-07-12
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/528 , H01L21/768
Abstract: 提供一种具有贯穿硅通路的半导体器件及其制造方法。所述半导体器件包括：第一绝缘中间层，所述第一绝缘中间层设置在衬底的第一表面上；焊盘图案，所述焊盘图案设置在所述第一绝缘中间层的下表面上，所述焊盘图案包括第一铜图案；以及贯穿硅通路，所述贯穿硅通路穿过所述衬底和所述第一绝缘中间层，并接触所述焊盘图案的所述第一铜图案。所述贯穿硅通路包括穿过所述衬底和所述第一绝缘中间层的第一部分，以及在所述第一部分下方并延伸到所述焊盘图案中的所述第一铜图案的一部分的第二部分。所述贯穿硅通路具有在所述第一部分与所述第二部分之间的边界处的弯曲部分。
-
公开(公告)号：CN110875261A
公开(公告)日：2020-03-10
申请号：CN201910476618.8
申请日：2019-06-03
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/482 , H01L23/488 , H01L21/60
Abstract: 可提供一种具有凸块结构的半导体器件和半导体封装件。所述半导体器件包括：基板，其包括在所述基板的第一表面上的第一导电焊盘；在所述第一导电焊盘上的至少一个第一凸块结构，所述第一凸块结构包括第一连接件和第一分层防止层，所述第一分层防止层位于所述第一连接件上并且比第一连接件具有更大的硬度；以及第一密封件，其在所述基板的第一表面上方并且围绕所述第一凸块结构。
-
公开(公告)号：CN107507820A
公开(公告)日：2017-12-22
申请号：CN201710447541.2
申请日：2017-06-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/60
Abstract: 本发明公开了一种半导体器件和制造该半导体器件的方法。其中在该半导体器件中，焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。
-
Patent Agency Ranking
公开(公告)号：CN110739290B
公开(公告)日：2025-03-11
申请号：CN201910633897.4
申请日：2019-07-15
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 提供了一种集成电路器件及其制造方法。集成电路器件包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。
-
公开(公告)号：CN118782565A
公开(公告)日：2024-10-15
申请号：CN202410263252.7
申请日：2024-03-06
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L23/31 , H01L23/367 , H01L23/544 , H01L25/16 , H10B80/00
Abstract: 一种半导体封装，包括：衬底；衬底上的半导体层；半导体层上的布线结构；在布线结构上并连接到布线结构的连接焊盘；在布线结构上并连接到布线结构的测试焊盘；彼此水平间隔开的测试焊盘和连接焊盘；第一衬垫膜，位于布线结构上并具有第一接合焊盘沟槽；第二衬垫膜，位于第一衬垫膜上并具有第二接合焊盘沟槽；第一接合焊盘，包括与第一衬垫膜接触的阻挡层以及在阻挡层上的金属层；以及第二接合焊盘，填充第二接合焊盘沟槽的内部并与第二衬垫膜接触，其中第二衬垫膜一体地覆盖阻挡层和金属层的上表面。
-
公开(公告)号：CN117352483A
公开(公告)日：2024-01-05
申请号：CN202310540116.3
申请日：2023-05-12
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/367 , H01L23/373
Abstract: 可以提供一种半导体器件，包括：衬底；布线图案，在衬底中；钝化层，在衬底上，钝化层和衬底包括穿透钝化层和衬底中的每一个的一部分并朝向布线图案延伸的第一凹部；柱体，连接到布线图案，并且包括在第一凹部内的第一部分和在第一部分上并从钝化层的顶表面突出的第二部分；信号凸块，包括：种子层，在柱体上；下凸块，在种子层上；以及上凸块，在下凸块上；以及传热凸块，与信号凸块间隔开，并且与布线图案电绝缘，并且传热凸块包括：另一种子层，在钝化层上；另一下凸块，在另一种子层上；以及另一上凸块，在另一下凸块上。
-
公开(公告)号：CN107507820B
公开(公告)日：2020-09-08
申请号：CN201710447541.2
申请日：2017-06-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/60
Abstract: 本发明公开了一种半导体器件和制造该半导体器件的方法。其中在该半导体器件中，焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。
-
公开(公告)号：CN110610913B
公开(公告)日：2025-03-25
申请号：CN201910508897.1
申请日：2019-06-13
Applicant: 三星电子株式会社
IPC: H01L23/48
Abstract: 公开了一种半导体器件，所述半导体器件包括：导电图案，所述导电图案位于基板上；钝化层，所述钝化层位于所述基板上并包括部分地暴露所述导电图案的开口；以及焊盘结构，所述焊盘结构设置在所述钝化层上以及所述钝化层的所述开口中并连接到所述导电图案。所述焊盘结构包括填充所述钝化层的所述开口且宽度大于所述开口的宽度的第一金属层和位于所述第一金属层上的第二金属层。所述第一金属层在所述第一金属层的外壁处具有第一厚度，在所述钝化层的顶表面上具有第二厚度以及在所述导电图案的顶表面上具有第三厚度。所述第二厚度大于所述第一厚度，并且所述第三厚度大于所述第二厚度。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.031 seconds)
