公开(公告)号：CN110610913B

公开(公告)日：2025-03-25

申请号：CN201910508897.1

申请日：2019-06-13

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  安振镐 ,  林东灿 ,  藤崎纯史

IPC: H01L23/48

Abstract: 公开了一种半导体器件，所述半导体器件包括：导电图案，所述导电图案位于基板上；钝化层，所述钝化层位于所述基板上并包括部分地暴露所述导电图案的开口；以及焊盘结构，所述焊盘结构设置在所述钝化层上以及所述钝化层的所述开口中并连接到所述导电图案。所述焊盘结构包括填充所述钝化层的所述开口且宽度大于所述开口的宽度的第一金属层和位于所述第一金属层上的第二金属层。所述第一金属层在所述第一金属层的外壁处具有第一厚度，在所述钝化层的顶表面上具有第二厚度以及在所述导电图案的顶表面上具有第三厚度。所述第二厚度大于所述第一厚度，并且所述第三厚度大于所述第二厚度。

公开(公告)号：CN108389793B

公开(公告)日：2024-01-23

申请号：CN201810093986.X

申请日：2018-01-31

Applicant: 三星电子株式会社

Inventor： 姜泌圭 ,  金石镐 ,  金兑泳 ,  文光辰 ,  李镐珍

IPC: H01L21/304 ,  H01L21/60

Abstract: 一种制造基板结构的方法包括：提供在第一表面上包括第一器件区域的第一基板；提供在第二表面上包括第二器件区域的第二基板，使得第一器件区域的宽度大于第二器件区域的宽度；以及接合第一基板和第二基板，使得第一器件区域和第二器件区域彼此面对并且彼此电连接。

公开(公告)号：CN109103124B

公开(公告)日：2023-10-13

申请号：CN201810521429.3

申请日：2018-05-25

Applicant: 三星电子株式会社

Inventor： 金兑泳 ,  姜泌圭 ,  金石镐 ,  文光辰 ,  李来寅 ,  李镐珍

IPC: H01L21/67

Abstract: 本发明提供一种晶片结合装置，用于在晶片结合工艺和/或包括所述晶片结合装置的晶片结合系统中精确地检测晶片的结合状态。所述晶片结合装置包括：第一支撑板，包括第一表面和用于真空吸附在第一表面上设置的第一晶片的真空槽；第二支撑板，包括面对第一表面的第二表面。第二晶片在第二表面上。所述晶片结合装置和/或所述晶片结合系统包括位于第一支撑板的中心部分处的结合引发器和位于第一支撑板上的区域传感器，所述区域传感器被配置为检测第一晶片与第二晶片之间的结合的传播状态。

公开(公告)号：CN109300871B

公开(公告)日：2023-05-19

申请号：CN201810794961.2

申请日：2018-07-19

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  徐柱斌 ,  林东灿 ,  藤崎纯史 ,  李镐珍

IPC: H01L23/488 ,  H01L21/48 ,  H01L25/065

Abstract: 一种半导体器件包括：在基板上的导电部件；钝化层，在基板上并且包括暴露导电部件的至少一部分的开口；以及焊盘结构，在开口中并且位于钝化层上，焊盘结构电连接到导电部件。焊盘结构包括：在开口的内侧壁上共形地延伸的下导电层，下导电层包括顺序地堆叠的导电阻挡层、第一籽晶层、蚀刻停止层和第二籽晶层；第一焊盘层，在下导电层上并且至少部分地填充开口；以及第二焊盘层，在第一焊盘层上并且与下导电层的位于钝化层的顶表面上的外围部分接触。

公开(公告)号：CN115763465A

公开(公告)日：2023-03-07

申请号：CN202210876662.X

申请日：2022-07-25

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  金石镐 ,  文光辰

IPC: H01L25/18 ,  H01L25/065 ,  H10B80/00 ,  H01L23/373 ,  H01L23/544 ,  H01L23/488 ,  H01L21/60

Abstract: 提供了一种半导体封装件。所述半导体封装件包括结合在一起的第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一半导体基底、顺序地堆叠在第一半导体基底的第一表面上的第一半导体元件层和第一布线结构、在第一布线结构上的第一连接垫和第一测试垫以及连接到第一连接垫的第一前侧结合垫，其中，第二半导体芯片包括第二半导体基底，顺序地堆叠在第二半导体基底的第三表面上的第二半导体元件层和第二布线结构以及在第二半导体基底的第四表面上结合到第一前侧结合垫的第一后侧结合垫，并且其中，第一测试垫不电连接到第二半导体芯片。

公开(公告)号：CN111162048A

公开(公告)日：2020-05-15

申请号：CN201910627454.4

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  朴秀晶 ,  金泰成 ,  文光辰 ,  林东灿 ,  崔朱逸

IPC: H01L23/485 ,  H01L23/528 ,  H01L21/768

Abstract: 提供一种具有贯穿硅通路的半导体器件及其制造方法。所述半导体器件包括：第一绝缘中间层，所述第一绝缘中间层设置在衬底的第一表面上；焊盘图案，所述焊盘图案设置在所述第一绝缘中间层的下表面上，所述焊盘图案包括第一铜图案；以及贯穿硅通路，所述贯穿硅通路穿过所述衬底和所述第一绝缘中间层，并接触所述焊盘图案的所述第一铜图案。所述贯穿硅通路包括穿过所述衬底和所述第一绝缘中间层的第一部分，以及在所述第一部分下方并延伸到所述焊盘图案中的所述第一铜图案的一部分的第二部分。所述贯穿硅通路具有在所述第一部分与所述第二部分之间的边界处的弯曲部分。

公开(公告)号：CN110858582A

公开(公告)日：2020-03-03

申请号：CN201910777364.3

申请日：2019-08-22

Applicant: 三星电子株式会社

Inventor： 金泰成 ,  文光辰 ,  金孝柱 ,  闵俊弘 ,  李学承

IPC: H01L25/065 ,  H01L23/48 ,  H01L21/98

Abstract: 公开了半导体封装件及其制造方法。所述半导体封装件包括基板、附接到基板的第一单元结构、以及附接到第一单元结构的第二单元结构。第一单元结构和第二单元结构中的每一个包括粘合层、粘合层上的下半导体芯片、在下半导体芯片上并且与下半导体芯片接触的上半导体芯片、以及穿透上半导体芯片并与上半导体芯片和下半导体芯片连接的多个通孔。

公开(公告)号：CN103681573B

公开(公告)日：2018-06-08

申请号：CN201310366956.9

申请日：2013-08-21

Applicant: 三星电子株式会社

Inventor： 朴在花 ,  文光辰 ,  朴炳律

IPC: H01L23/495 ,  H01L27/02 ,  H01L21/60

CPC classification number: H01L23/481 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/49827 ,  H01L23/53238 ,  H01L23/552 ,  H01L25/0657 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/11009 ,  H01L2224/13 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 提供了集成电路器件。该集成电路器件可以包括过孔结构，过孔结构包括导电插塞、与导电插塞隔开的导电阻挡层、以及导电插塞和导电阻挡层之间的绝缘层。还提供了形成集成电路器件的相关方法。

公开(公告)号：CN102569173A

公开(公告)日：2012-07-11

申请号：CN201110402768.8

申请日：2011-12-02

Applicant: 三星电子株式会社

Inventor： 朴炳律 ,  崔吉铉 ,  方硕哲 ,  文光辰 ,  林东灿

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/036 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05018 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05609 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/05655 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种制造半导体装置的方法。在制造半导体装置的方法中，准备具有第一表面和与第一表面相对的第二表面的基底。在基底的将形成贯通电极的区域中形成牺牲层图案。牺牲层图案沿基底的厚度方向从基底的第一表面延伸。在基底的第一表面上形成上部布线层。上部布线层包括位于牺牲层图案上的布线。将基底的第二表面部分地去除以暴露牺牲层图案。从基底的第二表面去除牺牲层图案，以形成暴露布线的开口。在开口中形成要电连接到布线的贯通电极。

公开(公告)号：CN102299136A

公开(公告)日：2011-12-28

申请号：CN201110154632.X

申请日：2011-06-10

Applicant: 三星电子株式会社

Inventor： 文光辰 ,  朴炳律 ,  林东灿 ,  郑德泳 ,  崔吉铉 ,  裵大录 ,  姜泌圭

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L23/528 ,  H01L2224/16146 ,  H01L2225/06541 ,  H01L2924/01327 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括通路结构和导电结构。通路结构具有一表面，该表面具有平坦部分和突起部分。导电结构形成在通路结构的平坦部分的至少一部分上且不形成在通路结构的突起部分的至少一部分上。例如，导电结构仅形成在平坦部分上而不形成在突起部分的任何部分上，以形成导电结构与通路结构之间的高质量连接。