基底结合设备和利用其结合基底的方法

    公开(公告)号:CN109935524B

    公开(公告)日:2024-04-09

    申请号:CN201811465732.2

    申请日:2018-12-03

    IPC分类号: H01L21/56 H01L21/77

    摘要: 一种基底结合设备和一种结合基底的方法,该设备包括:上卡盘,将第一基底固定到上卡盘的下表面上,使得第一基底向下变形为凹表面轮廓;下卡盘,布置在上卡盘下方并且将第二基底固定到下卡盘的上表面上,使得第二基底向上变形为凸表面轮廓;以及卡盘控制器,控制上卡盘和下卡盘以分别固定第一基底和第二基底,并且生成将第二基底的形状从平坦表面轮廓改变为凸表面轮廓的形状参数。

    制造基板结构的方法
    2.
    发明授权

    公开(公告)号:CN108389793B

    公开(公告)日:2024-01-23

    申请号:CN201810093986.X

    申请日:2018-01-31

    IPC分类号: H01L21/304 H01L21/60

    摘要: 一种制造基板结构的方法包括:提供在第一表面上包括第一器件区域的第一基板;提供在第二表面上包括第二器件区域的第二基板,使得第一器件区域的宽度大于第二器件区域的宽度;以及接合第一基板和第二基板,使得第一器件区域和第二器件区域彼此面对并且彼此电连接。

    晶片结合装置和包括晶片结合装置的晶片结合系统

    公开(公告)号:CN109103124B

    公开(公告)日:2023-10-13

    申请号:CN201810521429.3

    申请日:2018-05-25

    IPC分类号: H01L21/67

    摘要: 本发明提供一种晶片结合装置,用于在晶片结合工艺和/或包括所述晶片结合装置的晶片结合系统中精确地检测晶片的结合状态。所述晶片结合装置包括:第一支撑板,包括第一表面和用于真空吸附在第一表面上设置的第一晶片的真空槽;第二支撑板,包括面对第一表面的第二表面。第二晶片在第二表面上。所述晶片结合装置和/或所述晶片结合系统包括位于第一支撑板的中心部分处的结合引发器和位于第一支撑板上的区域传感器,所述区域传感器被配置为检测第一晶片与第二晶片之间的结合的传播状态。

    半导体封装件
    4.
    发明公开
    半导体封装件 审中-实审

    公开(公告)号:CN115763465A

    公开(公告)日:2023-03-07

    申请号:CN202210876662.X

    申请日:2022-07-25

    摘要: 提供了一种半导体封装件。所述半导体封装件包括结合在一起的第一半导体芯片和第二半导体芯片,其中,第一半导体芯片包括第一半导体基底、顺序地堆叠在第一半导体基底的第一表面上的第一半导体元件层和第一布线结构、在第一布线结构上的第一连接垫和第一测试垫以及连接到第一连接垫的第一前侧结合垫,其中,第二半导体芯片包括第二半导体基底,顺序地堆叠在第二半导体基底的第三表面上的第二半导体元件层和第二布线结构以及在第二半导体基底的第四表面上结合到第一前侧结合垫的第一后侧结合垫,并且其中,第一测试垫不电连接到第二半导体芯片。

    半导体装置
    5.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118507452A

    公开(公告)日:2024-08-16

    申请号:CN202410173761.0

    申请日:2024-02-07

    摘要: 提供了一种半导体装置。所述半导体装置包括第一基底结构和堆叠在第一基底结构上的第二基底结构。第一基底结构包括:多个第一键合垫,在第一基底的第一管芯区域中;第一钝化层,在第一基底上,并且暴露第一键合垫;以及多个第一虚设图案,在第一划片区域中位于第一钝化层中。第二基底结构包括:多个第二键合垫,在第二基底的第二管芯区域中;第二钝化层,在第二基底上并暴露第二键合垫;以及多个第二虚设图案,在第二划片区域中位于第二钝化层中。第一键合垫和第二键合垫彼此直接键合。

    半导体激光器件
    6.
    发明授权

    公开(公告)号:CN111092363B

    公开(公告)日:2024-07-26

    申请号:CN201910961926.X

    申请日:2019-10-10

    IPC分类号: H01S5/02 H01S5/02315

    摘要: 半导体激光器件可以包括:第一包层,在衬底上;光波导,在所述第一包层上;激光光源芯片,在所述光波导上以产生激光束;第一粘合层,在所述光波导和所述激光光源芯片之间;以及第二粘合层,覆盖所述激光光源芯片的侧壁。

    晶片到晶片接合结构
    7.
    发明授权

    公开(公告)号:CN107492538B

    公开(公告)日:2022-12-06

    申请号:CN201710431549.X

    申请日:2017-06-09

    IPC分类号: H01L23/538

    摘要: 本发明公开了一种晶片到晶片接合结构,该晶片到晶片接合结构包括:第一晶片,包括在第一绝缘层中的第一导电焊垫和围绕第一导电焊垫的下表面和侧表面的第一阻挡层;第二晶片,包括在第二绝缘层中的第二导电焊垫和围绕第二导电焊垫的下表面和侧表面的第二阻挡层,第二晶片在反转之后接合到第一晶片使得第二绝缘层接合到第一绝缘层并且第二导电焊垫的上表面的至少一部分部分地或完全地接合到第一导电焊垫的上表面的至少一部分;以及第三阻挡层,在第一晶片和第二晶片之间的在该处第一导电焊垫和第二导电焊垫未彼此接合的部分中。

    制造基板结构的方法
    8.
    发明公开

    公开(公告)号:CN108389793A

    公开(公告)日:2018-08-10

    申请号:CN201810093986.X

    申请日:2018-01-31

    IPC分类号: H01L21/304 H01L21/60

    摘要: 一种制造基板结构的方法包括:提供在第一表面上包括第一器件区域的第一基板;提供在第二表面上包括第二器件区域的第二基板,使得第一器件区域的宽度大于第二器件区域的宽度;以及接合第一基板和第二基板,使得第一器件区域和第二器件区域彼此面对并且彼此电连接。

    制作衬底结构的方法
    9.
    发明公开

    公开(公告)号:CN108074797A

    公开(公告)日:2018-05-25

    申请号:CN201711107811.1

    申请日:2017-11-10

    IPC分类号: H01L21/02

    摘要: 本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括:提供第一衬底,所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区;提供第二衬底,所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区;对所述第一衬底与所述第二衬底进行结合,以对所述第一装置区与所述第二装置区进行电连接;以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。

    半导体封装
    10.
    发明公开
    半导体封装 审中-公开

    公开(公告)号:CN118782565A

    公开(公告)日:2024-10-15

    申请号:CN202410263252.7

    申请日:2024-03-06

    摘要: 一种半导体封装,包括:衬底;衬底上的半导体层;半导体层上的布线结构;在布线结构上并连接到布线结构的连接焊盘;在布线结构上并连接到布线结构的测试焊盘;彼此水平间隔开的测试焊盘和连接焊盘;第一衬垫膜,位于布线结构上并具有第一接合焊盘沟槽;第二衬垫膜,位于第一衬垫膜上并具有第二接合焊盘沟槽;第一接合焊盘,包括与第一衬垫膜接触的阻挡层以及在阻挡层上的金属层;以及第二接合焊盘,填充第二接合焊盘沟槽的内部并与第二衬垫膜接触,其中第二衬垫膜一体地覆盖阻挡层和金属层的上表面。