-
公开(公告)号：CN107492538B
公开(公告)日：2022-12-06
申请号：CN201710431549.X
申请日：2017-06-09
Applicant: 三星电子株式会社
IPC: H01L23/538
Abstract: 本发明公开了一种晶片到晶片接合结构，该晶片到晶片接合结构包括：第一晶片，包括在第一绝缘层中的第一导电焊垫和围绕第一导电焊垫的下表面和侧表面的第一阻挡层；第二晶片，包括在第二绝缘层中的第二导电焊垫和围绕第二导电焊垫的下表面和侧表面的第二阻挡层，第二晶片在反转之后接合到第一晶片使得第二绝缘层接合到第一绝缘层并且第二导电焊垫的上表面的至少一部分部分地或完全地接合到第一导电焊垫的上表面的至少一部分；以及第三阻挡层，在第一晶片和第二晶片之间的在该处第一导电焊垫和第二导电焊垫未彼此接合的部分中。
-
公开(公告)号：CN109962064A
公开(公告)日：2019-07-02
申请号：CN201811267757.1
申请日：2018-10-29
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L23/48 , H01L23/485 , H01L23/488 , H01L21/60
Abstract: 一种半导体装置及其制造方法，所述半导体装置包括：延伸穿过衬底的通孔电极结构；通孔电极结构上的再分布层；以及导电焊盘，该导电焊盘包括延伸穿过再分布层的贯穿部分以及贯穿部分上的突出部分，所述突出部分从再分布层的上表面突出，其中突出部分的上表面的中间区平坦，并且不比突出部分的上表面的边缘区更靠近衬底。
-
-
公开(公告)号：CN108074797A
公开(公告)日：2018-05-25
申请号：CN201711107811.1
申请日：2017-11-10
Applicant: 三星电子株式会社
IPC: H01L21/02
Abstract: 本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括：提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区；提供第二衬底，所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区；对所述第一衬底与所述第二衬底进行结合，以对所述第一装置区与所述第二装置区进行电连接；以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。
-
公开(公告)号：CN102479771B
公开(公告)日：2016-03-30
申请号：CN201110396465.X
申请日：2011-11-29
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L23/49844 , H01L21/76831 , H01L21/76844 , H01L21/76898 , H01L23/481 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/525 , H01L25/0657 , H01L2224/02372 , H01L2224/05009 , H01L2224/13025 , H01L2224/16 , H01L2224/16145 , H01L2224/16227 , H01L2224/17181 , H01L2225/06513 , H01L2225/06544 , H01L2924/15311
Abstract: 本发明提供一种半导体装置及其制造方法和半导体封装件。在一个实施例中，一种半导体装置包括具有第一表面和与第一表面相对的第二表面的半导体基底。第二表面限定再分布槽。基底具有延伸通过基底的通孔。半导体装置还包括设置在通孔中的通孔件。通孔件可以包括顺序形成在通孔的内壁上的通孔绝缘层、阻挡层。通孔件还可以包括与阻挡层相邻的导电连接件。半导体装置另外包括形成在基底的第二表面上的绝缘层图案。绝缘层图案限定暴露通孔件的顶表面的一定区域的开口。半导体装置包括设置在槽中并电连接到通孔件的再分布层。绝缘层图案与导电连接件的一定区域叠置。
-
Patent Agency Ranking
-
公开(公告)号：CN109103124B
公开(公告)日：2023-10-13
申请号：CN201810521429.3
申请日：2018-05-25
Applicant: 三星电子株式会社
IPC: H01L21/67
Abstract: 本发明提供一种晶片结合装置，用于在晶片结合工艺和/或包括所述晶片结合装置的晶片结合系统中精确地检测晶片的结合状态。所述晶片结合装置包括：第一支撑板，包括第一表面和用于真空吸附在第一表面上设置的第一晶片的真空槽；第二支撑板，包括面对第一表面的第二表面。第二晶片在第二表面上。所述晶片结合装置和/或所述晶片结合系统包括位于第一支撑板的中心部分处的结合引发器和位于第一支撑板上的区域传感器，所述区域传感器被配置为检测第一晶片与第二晶片之间的结合的传播状态。
-
公开(公告)号：CN109300871B
公开(公告)日：2023-05-19
申请号：CN201810794961.2
申请日：2018-07-19
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L21/48 , H01L25/065
Abstract: 一种半导体器件包括：在基板上的导电部件；钝化层，在基板上并且包括暴露导电部件的至少一部分的开口；以及焊盘结构，在开口中并且位于钝化层上，焊盘结构电连接到导电部件。焊盘结构包括：在开口的内侧壁上共形地延伸的下导电层，下导电层包括顺序地堆叠的导电阻挡层、第一籽晶层、蚀刻停止层和第二籽晶层；第一焊盘层，在下导电层上并且至少部分地填充开口；以及第二焊盘层，在第一焊盘层上并且与下导电层的位于钝化层的顶表面上的外围部分接触。
-
公开(公告)号：CN108074908A
公开(公告)日：2018-05-25
申请号：CN201711119538.4
申请日：2017-11-14
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/528
Abstract: 一种半导体芯片包括：半导体衬底，包括其中配置有凸块的凸块区及不包括凸块的非凸块区；以及钝化层，形成在所述半导体衬底的所述凸块区及所述非凸块区上，其中所述凸块区中所述钝化层的厚度厚于所述非凸块区中所述钝化层的厚度，且在所述凸块区与所述非凸块区之间具有台阶。所述半导体芯片具有提高的可靠性。
-
公开(公告)号：CN102074497B
公开(公告)日：2014-12-31
申请号：CN201010525017.0
申请日：2010-10-27
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/98 , H01L23/535
CPC classification number: H01L24/11 , H01L21/76898 , H01L23/481 , H01L24/03 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/81 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/0557 , H01L2224/05599 , H01L2224/05647 , H01L2224/1147 , H01L2224/11902 , H01L2224/13025 , H01L2224/13099 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/9201 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01022 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04941 , H01L2924/10329 , H01L2224/05552
Abstract: 本发明公开了一种半导体芯片和晶片堆叠封装件的制造方法，所述半导体芯片的制造方法包括以下步骤：在基底的前表面中形成第一通孔；利用第一导电材料在第一通孔中形成第一导电塞，第一导电塞包括在基底中的第一部分和从基底突出的第二部分；利用第二导电材料在第一导电塞的上表面上形成第二导电塞，第二导电塞的横截面面积小于第一导电塞；对基底的后表面进行背部减薄；在基底的经过背部减薄的后表面中形成第二通孔，第二通孔与第一通孔对准。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.035 seconds)
