-
公开(公告)号：CN109962064A
公开(公告)日：2019-07-02
申请号：CN201811267757.1
申请日：2018-10-29
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L23/48 , H01L23/485 , H01L23/488 , H01L21/60
Abstract: 一种半导体装置及其制造方法，所述半导体装置包括：延伸穿过衬底的通孔电极结构；通孔电极结构上的再分布层；以及导电焊盘，该导电焊盘包括延伸穿过再分布层的贯穿部分以及贯穿部分上的突出部分，所述突出部分从再分布层的上表面突出，其中突出部分的上表面的中间区平坦，并且不比突出部分的上表面的边缘区更靠近衬底。
-
公开(公告)号：CN107993971A
公开(公告)日：2018-05-04
申请号：CN201710981052.5
申请日：2017-10-17
Applicant: 三星电子株式会社
IPC: H01L21/683 , H01L21/677
CPC classification number: H01L21/6838 , B65G47/911 , C23C16/4583 , H01L21/67063 , H01L21/67259 , H01L21/67288 , H01L21/68721 , H01L21/68742 , H01L21/677
Abstract: 提供了一种基板加工装置。基板加工装置可以包括基板夹具设备和传送单元，传送单元被配置为以非接触状态保持基板并将基板朝向基板夹具设备移动。基板夹具设备可以包括支撑件、第一吸附部件以及多个第二吸附部件。支撑件被配置为支撑基板的边缘并且具有开口，第一吸附部件与开口的中心区域重叠并且被被配置为沿着第一方向移动，多个第二吸附部件与开口的边缘区域重叠并且被配置为朝向开口移动。这里，第一方向可以是穿过开口的方向。
-
公开(公告)号：CN118299373A
公开(公告)日：2024-07-05
申请号：CN202311097244.1
申请日：2023-08-28
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/538 , H01L23/498 , H01L21/56 , H01L21/60
Abstract: 一种半导体封装，包括第一芯片和第二芯片，第二芯片接合并电连接到第一芯片的前表面。第一芯片包括：第一半导体衬底，包括第一通孔；第一半导体元件单元，位于第一半导体衬底的前表面上；以及背侧布线层，包括位于第一半导体衬底的后表面上并电连接到第一半导体元件单元的背侧电力布线。第二芯片包括尺寸大于第一通孔的尺寸的第二通孔。
-
公开(公告)号：CN117192183A
公开(公告)日：2023-12-08
申请号：CN202310664223.7
申请日：2023-06-06
Applicant: 三星电子株式会社
Abstract: 一种设备包括：第一开关转换器，被配置为基于输入电压来生成负电源电压；负载电流传感器，被配置为感测通过负载的负载电流的幅度，其中该负电源电压被提供给该负载；以及第一输入电流检测器，被配置为基于第一开关转换器的占空比和负载电流的幅度来检测提供给第一开关转换器的第一输入电流的幅度。
-
公开(公告)号：CN107808860A
公开(公告)日：2018-03-16
申请号：CN201710475431.7
申请日：2017-06-21
Applicant: 三星电子株式会社
CPC classification number: H01L23/045 , H01L23/047 , H01L23/3128 , H01L23/5385 , H01L23/5389 , H01L24/19 , H01L25/105 , H01L2224/04105 , H01L2224/12105 , H01L2225/1029 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/1434 , H01L2924/1436 , H01L2924/1437 , H01L2924/15311 , H01L2924/3511 , H01L24/02 , H01L23/3107 , H01L2224/02331 , H01L2224/02379
Abstract: 本发明提供一种叠层封装型的半导体封装，其包含：下部封装，所述下部封装包含：印刷电路板(printed circuit board，PCB)衬底，所述PCB衬底包含多个基底层以及穿透多个基底层的腔室；第一半导体芯片，其在所述腔室中；重布线结构，其在PCB衬底的第一表面上并且在第一半导体芯片的有源表面上；第一覆盖层，其覆盖重布线结构；以及第二覆盖层，其覆盖PCB衬底的第二表面和第一半导体芯片的无源表面；以及上部封装，其在下部封装的第二覆盖层上并且包含第二半导体芯片。
-
Patent Agency Ranking
公开(公告)号：CN107808860B
公开(公告)日：2023-06-30
申请号：CN201710475431.7
申请日：2017-06-21
Applicant: 三星电子株式会社
Abstract: 本发明提供一种叠层封装型的半导体封装，其包含：下部封装，所述下部封装包含：印刷电路板(printed circuit board，PCB)衬底，所述PCB衬底包含多个基底层以及穿透多个基底层的腔室；第一半导体芯片，其在所述腔室中；重布线结构，其在PCB衬底的第一表面上并且在第一半导体芯片的有源表面上；第一覆盖层，其覆盖重布线结构；以及第二覆盖层，其覆盖PCB衬底的第二表面和第一半导体芯片的无源表面；以及上部封装，其在下部封装的第二覆盖层上并且包含第二半导体芯片。
-
公开(公告)号：CN118943133A
公开(公告)日：2024-11-12
申请号：CN202410201064.1
申请日：2024-02-22
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/48 , H01L23/488 , H01L23/31
Abstract: 示例半导体封装包括：结构；第一半导体芯片，设置在结构的上表面上，并且电连接到结构；虚设半导体芯片，设置在结构的上表面上，并且与结构的上表面接触；模制层，在结构的上表面上围绕第一半导体芯片的侧壁和虚设半导体芯片的侧壁；重分布层，设置在第一半导体芯片的上表面、虚设半导体芯片的上表面、以及模制层的上表面上；第一通孔，沿竖直方向延伸穿过模制层，并且将结构和重分布层电连接；第二通孔，沿竖直方向延伸穿过虚设半导体芯片，并且将结构和重分布层电连接；以及电容器，设置在虚设半导体芯片内部。
-
公开(公告)号：CN118136626A
公开(公告)日：2024-06-04
申请号：CN202311603906.8
申请日：2023-11-28
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H01L23/48 , H10N97/00 , H01L21/768
Abstract: 一种半导体装置，包括：衬底，其包括其上形成有有源区域的第一面和与第一面相对的第二面；形成在有源区域上的电子元件；正面布线结构，其设置在衬底的第一面上并且连接到电子元件；沟槽电容器，其填充从衬底的第二面延伸到衬底中的背面沟槽的至少一部分；背面布线结构，其设置在衬底的第二面上，并且连接到沟槽电容器；以及穿通件，其延伸穿过衬底以将电子元件和背面布线结构彼此电连接。
-
公开(公告)号：CN116230699A
公开(公告)日：2023-06-06
申请号：CN202211475104.9
申请日：2022-11-23
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L21/60 , H01L23/31 , H01L23/367
Abstract: 一种半导体器件，包括：第一半导体芯片，包括第一焊盘和第一绝缘层；以及第二半导体芯片，包括第二上焊盘、第二绝缘层、第二下焊盘以及将第二上焊盘和第二下焊盘彼此连接的贯通电极。该半导体器件包括：第三半导体芯片，包括第三上焊盘、上阻挡层、第三绝缘层、第三下焊盘、下阻挡层以及将第三上焊盘和第三下焊盘彼此连接的虚设电极结构。该半导体器件包括：密封物，在第一半导体芯片下方以密封第二半导体芯片和第三半导体芯片中的每一个的至少一部分，并覆盖第三下焊盘的侧表面。该半导体器件包括：凸块结构，在密封物以及第二半导体芯片和第三半导体芯片下方。
-
公开(公告)号：CN115132698A
公开(公告)日：2022-09-30
申请号：CN202210063164.3
申请日：2022-01-19
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
Abstract: 可以提供一种半导体器件，包括：半导体衬底；集成电路层，在半导体衬底上；第一至第n金属布线层(其中n为正整数)，顺序堆叠在半导体衬底和集成电路层上；第一贯通孔结构，沿竖直方向从第一过孔连接金属布线层向半导体衬底延伸并穿过半导体衬底，该第一过孔连接金属布线层是除第一金属布线层之外的第二至第n金属布线层之一；以及第二贯通孔结构，与第一贯通孔结构分开，沿竖直方向从第二过孔连接金属布线层向半导体衬底延伸并穿过半导体衬底，该第二过孔连接金属布线层是除第一金属布线层之外的第二至第n金属布线层之一。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.037 seconds)
