公开(公告)号：CN110858582A

公开(公告)日：2020-03-03

申请号：CN201910777364.3

申请日：2019-08-22

Applicant: 三星电子株式会社

Inventor： 金泰成 ,  文光辰 ,  金孝柱 ,  闵俊弘 ,  李学承

IPC: H01L25/065 ,  H01L23/48 ,  H01L21/98

Abstract: 公开了半导体封装件及其制造方法。所述半导体封装件包括基板、附接到基板的第一单元结构、以及附接到第一单元结构的第二单元结构。第一单元结构和第二单元结构中的每一个包括粘合层、粘合层上的下半导体芯片、在下半导体芯片上并且与下半导体芯片接触的上半导体芯片、以及穿透上半导体芯片并与上半导体芯片和下半导体芯片连接的多个通孔。

公开(公告)号：CN112447554A

公开(公告)日：2021-03-05

申请号：CN202010799661.0

申请日：2020-08-11

Applicant: 三星电子株式会社

Inventor： 李学承 ,  李镐珍 ,  林东灿 ,  金镇南 ,  文光辰

IPC: H01L21/67 ,  H01L21/64 ,  H01J37/32

Abstract: 本公开提供了削角蚀刻装置以及半导体器件制造方法。一种削角蚀刻装置包括：配置为接收衬底的卡盘板；围绕卡盘板的周边的下等离子体隔离区(PEZ)环；在卡盘板上的盖板；以及围绕盖板的周边的上PEZ环。下PEZ环包括环基部和从环基部的边缘向上延伸并围绕衬底的侧壁的下部的突起。

公开(公告)号：CN112242366A

公开(公告)日：2021-01-19

申请号：CN202010655330.X

申请日：2020-07-09

Applicant: 三星电子株式会社

Inventor： 李学承 ,  金镇南 ,  文光辰 ,  金恩知 ,  金泰成 ,  朴相俊

IPC: H01L23/48 ,  H01L25/18 ,  H01L21/60

Abstract: 提供了一种半导体器件和半导体封装件。所述半导体体器件包括：具有至少一个半导体结构的半导体衬底；层间绝缘层，其设置在半导体衬底上；至少一个第一过孔结构，其穿透半导体衬底和层间绝缘层，并包括第一区域和第二区域，所述第一区域在层间绝缘层的上表面具有第一宽度，所述第二区域从第一区域延伸，并且在半导体衬底的下表面具有第二宽度，其中，第一区域的侧表面和第二区域的侧表面在第一区域与第二区域之间的边界具有不同的轮廓；以及至少一个第二过孔结构，其穿透半导体衬底和层间绝缘层，并且在层间绝缘层的上表面具有大于第一宽度的第三宽度。

公开(公告)号：CN111211102A

公开(公告)日：2020-05-29

申请号：CN201910859224.0

申请日：2019-09-11

Applicant: 三星电子株式会社

Inventor： 李学承 ,  文光辰 ,  金泰成 ,  李大硕 ,  林东灿

IPC: H01L23/48 ,  H01L25/07 ,  H01L25/00 ,  H01L21/56 ,  H01L23/488

Abstract: 本发明提供一种半导体封装以及半导体装置。一种半导体封装包括第一半导体芯片以及堆叠在第一半导体芯片上的第二半导体芯片。第一半导体芯片包括：衬底，具有第一通孔孔洞；绝缘间层，形成在衬底上且在绝缘间层的外表面中具有第一键合焊盘、以及连接到第一通孔孔洞且暴露出第一键合焊盘的第二通孔孔洞；以及插塞结构，在第一通孔孔洞及第二通孔孔洞内被形成为连接到第一键合焊盘。第二半导体芯片包括第二键合焊盘，第二键合焊盘键合到从第一半导体芯片的衬底的表面暴露出的插塞结构。

公开(公告)号：CN115332233A

公开(公告)日：2022-11-11

申请号：CN202210506082.1

申请日：2022-05-09

Applicant: 三星电子株式会社

Inventor： 全炯俊 ,  文光辰 ,  朴明珠 ,  李学承 ,  黄善宽

IPC: H01L25/065 ,  H01L21/768

Abstract: 一种半导体器件包括：分别位于衬底的第一表面和第二表面上的正面结构和背面结构；以及贯穿衬底的第一贯通电极和第二贯通电极。正面结构包括电路器件、第一水平处的第一正面导电图案、第二水平处的第二正面导电图案、下绝缘结构、以及第一绝缘结构至第三绝缘结构。背面结构包括位于相同水平的第一背面导电图案和第二背面导电图案。第一贯通电极接触第一背面导电图案和第一正面导电图案。第二贯通电极接触第二背面导电图案和第二正面导电图案。第一正面导电图案贯穿第三绝缘结构的至少一部分和第二绝缘结构。

公开(公告)号：CN112242379A

公开(公告)日：2021-01-19

申请号：CN202010676514.4

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 金恩知 ,  赵星东 ,  朴光郁 ,  朴相俊 ,  李大硕 ,  李学承

IPC: H01L23/528 ,  H01L23/48 ,  H01L23/498

Abstract: 提供了一种半导体器件及半导体封装件。所述半导体器件包括具有有源表面的半导体衬底，半导体元件设置在所述有源表面上。层间绝缘膜设置在所述半导体衬底上。第一通路结构穿过所述半导体衬底。所述第一通路结构具有第一直径。第二通路结构穿过所述半导体衬底。所述第二通路结构具有大于所述第一直径的第二直径。所述第一通路结构具有与所述层间绝缘膜接触的台阶部分。

公开(公告)号：CN110875271A

公开(公告)日：2020-03-10

申请号：CN201910481256.1

申请日：2019-06-04

Applicant: 三星电子株式会社

Inventor： 李大硕 ,  李学承 ,  林东灿 ,  金泰成 ,  文光辰

IPC: H01L23/488 ,  H01L21/48

Abstract: 本发明提供半导体芯片及其制造方法。半导体芯片包含：衬底；层间绝缘层，包含位于衬底的上表面上的底部层间绝缘层和位于底部层间绝缘层上的顶部层间绝缘层；蚀刻终止层，位于底部层间绝缘层与顶部层间绝缘层之间；接地焊盘，位于层间绝缘层上；以及贯通孔，经由衬底、层间绝缘层以及蚀刻终止层连接到接地焊盘。蚀刻终止层经隔离以免与接地焊盘直接接触。