-
公开(公告)号：CN114446962A
公开(公告)日：2022-05-06
申请号：CN202111283513.4
申请日：2021-11-01
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器装置，包括：衬底，其包括单元区域和外围区域；多个电容器，其包括布置在单元区域中的多个下电极、覆盖多个下电极的多个电容器介电层和位于多个电容器介电层上的上电极；蚀刻停止层，其覆盖上电极；填充绝缘层，其覆盖蚀刻停止层，并且布置在单元区域和外围区域中；多条布线，其位于填充绝缘层上；以及第一布线接触插塞，其将多条布线中的至少一条电连接到上电极。上电极包括第一上电极层和第二上电极层，第一上电极层覆盖多个电容器介电层并且包括半导体材料，第二上电极层覆盖第一上电极层并且包括金属材料。
-
公开(公告)号：CN115700910A
公开(公告)日：2023-02-07
申请号：CN202210777377.2
申请日：2022-07-01
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L21/60
Abstract: 一种半导体器件包括衬底。导电层设置在衬底上并且沿第一方向延伸。绝缘层设置在导电层上并且通过通路孔暴露导电层的至少一部分。通路孔包括相对于导电层的顶面以第一坡度延伸的第一面。第二面相对于导电层的顶面以小于第一坡度的第二坡度延伸。再分布导电层包括设置在通路孔中的第一焊盘区域。线路区域至少部分地沿着第一面和第二面延伸。第一面直接接触导电层。第二面在垂直于衬底的顶面的第三方向上位于比第一面高的高度处。
-
公开(公告)号：CN118231376A
公开(公告)日：2024-06-21
申请号：CN202311215675.3
申请日：2023-09-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H10B12/00
Abstract: 一种半导体器件可以包括：半导体层，所述半导体层位于衬底上；第一绝缘层，所述第一绝缘层位于所述半导体层上；第一导电结构，所述第一导电结构被设置为在与所述衬底的底表面垂直的垂直方向上穿透所述第一绝缘层，并且连接到所述半导体层；第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述第一导电结构；第二导电结构，所述第二导电结构被设置为在所述垂直方向上穿透所述第二绝缘层，并且连接到所述第一导电结构；以及扩散阻挡层，所述扩散阻挡层覆盖所述第一绝缘层的顶表面并且延伸到所述第一导电结构的侧表面。所述第二导电结构的最下表面可以位于比所述第一绝缘层的顶表面高的高度。
-
公开(公告)号：CN116247024A
公开(公告)日：2023-06-09
申请号：CN202210889870.3
申请日：2022-07-27
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/522 , H01L23/528 , H01L23/48
Abstract: 提供了一种半导体装置和半导体封装件。所述半导体装置包括：半导体基底；层间绝缘层，位于半导体基底上；第一过孔结构，穿过半导体基底和层间绝缘层并且具有第一直径；以及第二过孔结构，穿过半导体基底和层间绝缘层，第二过孔结构具有在相同的竖直水平处比第一直径大的第二直径。第一过孔结构的侧壁可以包括朝向第一过孔结构的内部水平地突出的至少一个底切区域，并且在底切区域上方的区域处，第一过孔结构和第二过孔结构中的每个的外侧壁可以或者与半导体基底接触或者与层间绝缘层接触。
-
公开(公告)号：CN115706064A
公开(公告)日：2023-02-17
申请号：CN202210351666.6
申请日：2022-04-02
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L25/16 , H01L25/18 , H10B80/00
Abstract: 提供了半导体芯片和包括该半导体芯片的半导体封装件，该半导体芯片包括：衬底，包括器件区域和边缘区域；器件层和布线层，顺序地堆叠在所述衬底上；辅助图案，在所述边缘区域上位于所述布线层上；第一覆盖层，覆盖所述辅助图案的侧壁、所述布线层的顶表面和所述布线层的侧壁，所述第一覆盖层包括上部外侧壁和下部外侧壁，所述下部外侧壁与所述上部外侧壁偏移；以及掩埋介电图案，与所述第一覆盖层的所述下部外侧壁接触并且与所述第一覆盖层的所述上部外侧壁间隔开。
-
Patent Agency Ranking
公开(公告)号：CN115568227A
公开(公告)日：2023-01-03
申请号：CN202210785277.4
申请日：2022-06-29
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L25/18 , H01L23/373 , H01L23/544
Abstract: 一种半导体封装，包括：第一结构，包括第一绝缘层和穿透所述第一绝缘层的第一接合焊盘；以及第二结构，在所述第一结构上，所述第二结构包括：第二绝缘层，被接合到所述第一绝缘层；接合焊盘结构，穿透所述第二绝缘层，被接合到所述第一接合焊盘；以及测试焊盘结构，穿透所述第二绝缘层，所述测试焊盘结构包括：测试焊盘，在穿透所述第二绝缘层的开口中，并且所述测试焊盘具有带有平坦表面的突出部；以及接合层，填充所述开口并且覆盖所述测试焊盘和所述平坦表面，所述测试焊盘的所述突出部从与所述接合层接触的表面延伸，所述突出部的所述平坦表面在所述开口之中并且与所述接合层和所述第一绝缘层之间的界面间隔开。
-
公开(公告)号：CN112242379A
公开(公告)日：2021-01-19
申请号：CN202010676514.4
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/48 , H01L23/498
Abstract: 提供了一种半导体器件及半导体封装件。所述半导体器件包括具有有源表面的半导体衬底，半导体元件设置在所述有源表面上。层间绝缘膜设置在所述半导体衬底上。第一通路结构穿过所述半导体衬底。所述第一通路结构具有第一直径。第二通路结构穿过所述半导体衬底。所述第二通路结构具有大于所述第一直径的第二直径。所述第一通路结构具有与所述层间绝缘膜接触的台阶部分。
-
公开(公告)号：CN115642146A
公开(公告)日：2023-01-24
申请号：CN202210839787.5
申请日：2022-07-18
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L29/06
Abstract: 一种半导体装置包括：包括第一区域和第二区域的半导体基板；在第一区域上以第一间隔彼此间隔开的第一金属线；在第二区域上以第二间隔彼此间隔开的第二金属线，第二间隔小于第一间隔；以及在半导体基板上并覆盖第一金属线和第二金属线的钝化层，钝化层包括侧壁部、上部和气隙，侧壁部覆盖第一金属线和第二金属线的侧壁，侧壁部包括多孔介电层，上部覆盖第一金属线和第二金属线的顶表面，气隙由第二金属线之间的侧壁部限定。
-
公开(公告)号：CN115223991A
公开(公告)日：2022-10-21
申请号：CN202111492723.4
申请日：2021-12-08
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/532
Abstract: 一种半导体器件包括：下结构，所述下结构包括衬底和位于所述衬底上的单元结构；以及多个互连层，所述多个互连层在与所述衬底的顶表面垂直延伸的第一方向上堆叠在所述下结构上。所述多个互连层中的最上面的互连层包括最上面的导电线。每条所述最上面的导电线包括在所述第一方向上顺序堆叠的下金属化合物图案、金属图案、上金属化合物图案和覆盖图案。所述下金属化合物图案、所述金属图案和所述上金属化合物图案包括相同的金属元素。
-
公开(公告)号：CN115036297A
公开(公告)日：2022-09-09
申请号：CN202210061866.8
申请日：2022-01-19
Applicant: 三星电子株式会社
IPC: H01L25/065
Abstract: 一种半导体芯片结构包括：第一半导体芯片，所述第一半导体芯片包括第一芯片区域和第一划线道区域；以及第二半导体芯片，所述第二半导体芯片包括分别接合到所述第一芯片区域和所述第一划线道区域的第二芯片区域和第二划线道区域。所述第一半导体芯片包括第一接合布线层，所述第一接合布线层包括第一接合绝缘层和位于第一接合绝缘层中的第一接合电极。所述第二半导体芯片包括第二接合布线层，所述第二接合布线层包括第二接合绝缘层和位于所述第二接合绝缘层和抛光停止图案中的第二接合电极。所述第一接合布线层的所述第一接合绝缘层和所述第一接合电极分别混合接合到所述第二接合布线层的所述第二接合绝缘层和所述第二接合电极。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.026 seconds)
