-
公开(公告)号：CN110931456A
公开(公告)日：2020-03-27
申请号：CN201910859270.0
申请日：2019-09-11
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/538 , H01L21/768
Abstract: 本发明提供一种半导体装置及制造半导体装置的方法，所述半导体装置包括：衬底，包括有源图案；第一层间介电层，位于所述衬底上，所述第一层间介电层在其上部部分上包括凹槽；以及下部连接线，位于所述第一层间介电层中，所述下部连接线电连接到所述有源图案，且所述下部连接线包括导电图案及阻挡图案，所述第一层间介电层的所述凹槽选择性地暴露出所述导电图案的顶部表面，所述阻挡图案位于所述导电图案与所述第一层间介电层之间，所述第一层间介电层覆盖所述阻挡图案的顶部表面。
-
公开(公告)号：CN105428308B
公开(公告)日：2020-11-17
申请号：CN201510522886.0
申请日：2015-08-24
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。
-
公开(公告)号：CN107665855A
公开(公告)日：2018-02-06
申请号：CN201710610070.2
申请日：2017-07-25
Applicant: 三星电子株式会社
IPC: H01L21/764 , H01L21/768
CPC classification number: H01L21/76883 , H01L21/76802 , H01L21/7682 , H01L21/76829 , H01L23/528 , H01L21/764
Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底上形成第一绝缘夹层；图案化第一绝缘夹层以形成多个第一开口；在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案；图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口；形成多个金属线，金属线在各自的第二开口中；去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙；以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。
-
公开(公告)号：CN110323204B
公开(公告)日：2024-06-07
申请号：CN201910198422.7
申请日：2019-03-15
Applicant: 三星电子株式会社
IPC: H01L23/532 , H01L21/768
Abstract: 提供了一种半导体器件，所述半导体器件包括：层间绝缘层，设置在基底上；第一金属布线和第二金属布线，设置在层间绝缘层中，第一金属布线和第二金属布线在第一方向上彼此分隔开，第一金属布线和第二金属布线在与第一方向垂直的第二方向上延伸；空气间隙，在第一金属布线和第二金属布线之间形成在层间绝缘层中，并且与第一金属布线的侧壁和第二金属布线的侧壁分隔开；以及覆盖层，设置在层间绝缘层上，覆盖层覆盖第一金属布线、第二金属布线和空气间隙，其中，空气间隙设置在第一方向上距第一金属布线第一距离处，并且设置在第一方向上距第二金属布线第二距离处，其中，第一距离和第二距离相等。
-
公开(公告)号：CN112713134A
公开(公告)日：2021-04-27
申请号：CN202010618713.X
申请日：2020-06-30
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 公开了一种集成电路装置。根据发明构思的集成电路装置包括：下布线结构，位于基底上；气隙，布置在下布线结构之间；盖层，覆盖气隙的上表面；蚀刻停止层，共形地覆盖下布线结构的上表面和盖层并且具有突出和凹进结构；绝缘层，覆盖蚀刻停止层；以及上布线结构，穿透绝缘层并且连接到下布线结构的未被覆盖蚀刻停止层的上表面，其中，上布线结构覆盖盖层的上表面的一部分，并且盖层的上表面的水平比下布线结构的上表面的水平高。
-
Patent Agency Ranking
公开(公告)号：CN118412377A
公开(公告)日：2024-07-30
申请号：CN202410074806.9
申请日：2024-01-18
Applicant: 三星电子株式会社
IPC: H01L29/78
Abstract: 一种半导体器件包括：衬底，其包括在第一方向上延伸的有源区；栅极结构，其在有源区上在第二方向上延伸；源极/漏极区，其位于有源区上并与栅极结构相邻；背面绝缘层，其位于衬底的下表面上；竖直电力结构，其位于相邻的源极/漏极区之间，其中，竖直电力结构延伸穿过衬底和背面绝缘层，并且具有暴露的下表面；层间绝缘层，其位于背面绝缘层上；背面电力结构，其延伸穿过层间绝缘层并且连接到竖直电力结构；以及第一对准绝缘层，其位于背面绝缘层和层间绝缘层之间，其中，第一对准绝缘层具有暴露出竖直电力结构的下表面并与背面电力结构接触的第一开口。
-
公开(公告)号：CN118335715A
公开(公告)日：2024-07-12
申请号：CN202410031426.7
申请日：2024-01-09
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/522 , H01L27/088
Abstract: 一种半导体装置包括：装置结构，其包括第一半导体衬底，并且具有在第一方向上延伸的有源图案；导电贯穿件，其电连接到前布线层并且穿透第一半导体衬底，其中第一半导体衬底具有非平坦化的下表面，在非平坦化的下表面中，导电贯穿件周围的外围区域向下弯曲；第一接合结构，其具有平坦化的绝缘层，平坦化的绝缘层设置在第一半导体衬底的第二表面上并且具有平坦化的上表面。
-
公开(公告)号：CN107665855B
公开(公告)日：2023-11-14
申请号：CN201710610070.2
申请日：2017-07-25
Applicant: 三星电子株式会社
IPC: H01L21/764 , H01L21/768
Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底上形成第一绝缘夹层；图案化第一绝缘夹层以形成多个第一开口；在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案；图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口；形成多个金属线，金属线在各自的第二开口中；去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙；以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。
-
公开(公告)号：CN108573949B
公开(公告)日：2022-04-05
申请号：CN201810076683.7
申请日：2018-01-26
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768
Abstract: 本申请涉及一种集成电路器件及其制造方法。一种集成电路(IC)器件包括具有下金属膜的下布线结构。下布线结构穿透设置在衬底之上的第一绝缘膜的至少一部分。IC器件还包括覆盖下金属膜的顶表面的盖层、覆盖该盖层的第二绝缘膜、穿透第二绝缘膜和盖层并电连接到下金属膜的上布线结构、以及设置在下金属膜与第二绝缘膜之间的空气间隙。空气间隙具有由盖层与上布线结构之间的距离限定的宽度。
-
公开(公告)号：CN110970388A
公开(公告)日：2020-04-07
申请号：CN201910810705.2
申请日：2019-08-29
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 一种半导体装置包括：衬底；第一绝缘夹层，位于所述衬底上；第一布线，位于所述衬底上的所述第一绝缘夹层中；绝缘图案，位于所述第一绝缘夹层的临近所述第一布线的部分上，所述绝缘图案具有垂直侧壁且包含低介电材料；刻蚀停止结构，位于所述第一布线及所述绝缘图案上；第二绝缘夹层，位于所述刻蚀停止结构上；以及通路，延伸穿过所述第二绝缘夹层及所述刻蚀停止结构，以接触所述第一布线的上表面。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.029 seconds)
