-
公开(公告)号：CN110931456A
公开(公告)日：2020-03-27
申请号：CN201910859270.0
申请日：2019-09-11
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/538 , H01L21/768
Abstract: 本发明提供一种半导体装置及制造半导体装置的方法，所述半导体装置包括：衬底，包括有源图案；第一层间介电层，位于所述衬底上，所述第一层间介电层在其上部部分上包括凹槽；以及下部连接线，位于所述第一层间介电层中，所述下部连接线电连接到所述有源图案，且所述下部连接线包括导电图案及阻挡图案，所述第一层间介电层的所述凹槽选择性地暴露出所述导电图案的顶部表面，所述阻挡图案位于所述导电图案与所述第一层间介电层之间，所述第一层间介电层覆盖所述阻挡图案的顶部表面。
-
公开(公告)号：CN107017199A
公开(公告)日：2017-08-04
申请号：CN201611100627.X
申请日：2016-12-02
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L21/7682 , H01L21/76835
Abstract: 本公开提供制造半导体器件的方法。一种制造半导体器件的方法包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层和互连层；使互连层和第一阻挡层凹陷；在凹陷的互连层上形成覆盖图案；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺继续蚀刻覆盖图案和第一部分的至少一部分以形成沟槽；在沟槽中以及在凹陷的互连层上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在沟槽中。
-
公开(公告)号：CN103681600A
公开(公告)日：2014-03-26
申请号：CN201310399888.6
申请日：2013-09-05
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L21/7682 , H01L21/31058 , H01L21/31111 , H01L21/76802 , H01L21/76826 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/76849 , H01L21/76877 , H01L23/5222 , H01L23/528 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了集成电路器件、半导体器件及其制造方法。该集成电路器件包括：间隔开的导电图案，在基板表面上；支撑图案，在导电图案中的相邻导电图案之间的基板表面上并且通过相应间隙区而与导电图案分离。导电图案中的相邻导电图案远离基板表面延伸而超过在其间的支撑图案的表面。盖层被提供在导电图案的相应表面上和支撑图案的表面上。
-
公开(公告)号：CN109904140B
公开(公告)日：2024-03-29
申请号：CN201811255948.6
申请日：2018-10-26
Applicant: 三星电子株式会社
IPC: H01L23/522
Abstract: 提供了半导体装置。半导体装置可以包括基底、位于基底上的第一绝缘膜、位于第一绝缘膜中的下金属层和位于第一绝缘膜上的第二绝缘膜。下金属层的一部分可以位于第二绝缘膜中，第二绝缘膜可以包括面对基底的下表面和与下表面相对的上表面，并且第二绝缘膜的上表面可以是向上凸出的。半导体装置还可以包括位于第二绝缘膜上的限定凹部的一部分的阻挡介电膜和位于凹部的由阻挡介电膜限定的所述一部分中并与下金属层电连接的过孔金属层。第一绝缘膜和第二绝缘膜可以在竖直方向上顺序地堆叠在基底上，并且下金属层的上表面与基底之间的最长竖直距离可以小于第二绝缘膜的上表面与基底之间的最长竖直距离。
-
公开(公告)号：CN109390210A
公开(公告)日：2019-02-26
申请号：CN201810828662.6
申请日：2018-07-25
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/768
CPC classification number: H01L23/53295 , H01L21/02126 , H01L21/02203 , H01L21/02211 , H01L21/02216 , H01L21/02271 , H01L21/02274 , H01L21/02348 , H01L21/76814 , H01L21/76826 , H01L21/76831 , H01L21/76834 , H01L23/5329 , H01L21/76825 , H01L21/02134
Abstract: 本发明概念的实施例提供形成超低介电常数介电层的方法及由所述方法形成的超低介电常数介电层。所述方法可包括：通过供应包含硅、氧、碳及氢的前驱体来形成第一层；对所述第一层执行第一紫外线工艺，以将所述第一层转换成第二层；以及在不同于所述第一紫外线工艺的工艺条件下对所述第二层执行第二紫外线工艺。本发明概念的实施例可提供形成同时具有低介电常数及优异的机械强度的超低介电常数介电层的方法。
-
Patent Agency Ranking
公开(公告)号：CN107026148A
公开(公告)日：2017-08-08
申请号：CN201611165928.0
申请日：2016-12-16
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 一种半导体器件可以包括：基板；第一中间绝缘层，在基板上并具有开口；导电图案，设置在开口中；第一至第四绝缘图案，堆叠在设置有导电图案的基板上；和第二中间绝缘层，设置在第四绝缘图案上。
-
公开(公告)号：CN109390210B
公开(公告)日：2023-03-17
申请号：CN201810828662.6
申请日：2018-07-25
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/768
Abstract: 本发明概念的实施例提供形成超低介电常数介电层的方法及由所述方法形成的超低介电常数介电层。所述方法可包括：通过供应包含硅、氧、碳及氢的前驱体来形成第一层；对所述第一层执行第一紫外线工艺，以将所述第一层转换成第二层；以及在不同于所述第一紫外线工艺的工艺条件下对所述第二层执行第二紫外线工艺。本发明概念的实施例可提供形成同时具有低介电常数及优异的机械强度的超低介电常数介电层的方法。
-
公开(公告)号：CN110783259A
公开(公告)日：2020-02-11
申请号：CN201910671212.5
申请日：2019-07-24
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 一种半导体装置可包括第一金属间电介质(IMD)层、第一IMD层上的第一阻挡层、金属布线和第二阻挡层。第一金属间电介质(IMD)层可形成在衬底上，第一IMD层可包括介电常数低于氧化硅的介电常数的低k材料。第一阻挡层可形成在第一IMD层上。第一阻挡层可包括介电常数高于第一IMD层的介电常数的氧化物。金属布线可穿过第一IMD层和第一阻挡层。第二阻挡层可形成在金属布线和第一阻挡层上。第二阻挡层可包括氮化物。第一阻挡层和第二阻挡层可减少或防止气体排出，从而半导体装置可具有良好特性。
-
公开(公告)号：CN109786357A
公开(公告)日：2019-05-21
申请号：CN201811292012.0
申请日：2018-10-31
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 提供了一种半导体器件。该半导体器件包括：衬底，包括下布线；第一层间绝缘膜，设置在所述衬底上并且包括第一区域以及在所述第一区域上方的第二区域；蚀刻停止膜，位于所述第一层间绝缘膜上；第二层间绝缘膜，位于所述蚀刻停止膜上；第一上布线，位于所述第二层间绝缘膜、所述蚀刻停止膜、以及所述第一层间绝缘膜的所述第二区域中，并且所述第一上布线与所述下布线间隔开；以及通孔，位于所述第一层间绝缘膜的所述第一区域中，并且所述通孔将所述下布线与所述第一上布线相连。
-
公开(公告)号：CN107017199B
公开(公告)日：2021-11-02
申请号：CN201611100627.X
申请日：2016-12-02
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 本公开提供制造半导体器件的方法。一种制造半导体器件的方法包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层和互连层；使互连层和第一阻挡层凹陷；在凹陷的互连层上形成覆盖图案；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺继续蚀刻覆盖图案和第一部分的至少一部分以形成沟槽；在沟槽中以及在凹陷的互连层上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在沟槽中。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.034 seconds)
