公开(公告)号：CN109390210A

公开(公告)日：2019-02-26

申请号：CN201810828662.6

申请日：2018-07-25

申请人： 三星电子株式会社

发明人： 姜允姬 ,  金志英 ,  任台镇 ,  白宗玟 ,  安商燻 ,  吴赫祥 ,  韩奎熙

IPC分类号： H01L21/02 ,  H01L21/768

CPC分类号： H01L23/53295 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76834 ,  H01L23/5329 ,  H01L21/76825 ,  H01L21/02134

摘要： 本发明概念的实施例提供形成超低介电常数介电层的方法及由所述方法形成的超低介电常数介电层。所述方法可包括：通过供应包含硅、氧、碳及氢的前驱体来形成第一层；对所述第一层执行第一紫外线工艺，以将所述第一层转换成第二层；以及在不同于所述第一紫外线工艺的工艺条件下对所述第二层执行第二紫外线工艺。本发明概念的实施例可提供形成同时具有低介电常数及优异的机械强度的超低介电常数介电层的方法。

公开(公告)号：CN108878350A

公开(公告)日：2018-11-23

申请号：CN201710322574.4

申请日：2017-05-09

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 李广宁

IPC分类号： H01L21/768

CPC分类号： H01L21/76801 ,  H01L21/76826 ,  H01L21/76838

摘要： 本发明公开了一种金属层结构及其制作方法、半导体结构及其制作方法，本发明通过在一基底上形成第一阻挡层和在所述第一阻挡层上形成一导电层的步骤之间，增加对所述第一阻挡层进行等离子体处理工艺，不仅可以减少所述第一阻挡层表面的碳含量，降低金属层结构的接触电阻，而且为后续导电层的形成提供一个良好的生长界面，有利于后续导电层的晶粒均匀生长。从而，得到表面平整的金属层结构，有利于半导体结构的后续工艺，提高半导体结构的良率和性能。

公开(公告)号：CN108028172A

公开(公告)日：2018-05-11

申请号：CN201680054413.5

申请日：2016-09-15

申请人： 应用材料公司

发明人： K·陈 ,  陈一宏 ,  A·B·玛里克

IPC分类号： H01L21/02 ,  H01L21/205 ,  H01L21/28

CPC分类号： H01L21/0228 ,  C23C16/04 ,  C23C16/345 ,  C23C16/45525 ,  C23C16/45536 ,  H01L21/0217 ,  H01L21/02186 ,  H01L21/02271 ,  H01L21/28562 ,  H01L21/306 ,  H01L21/32 ,  H01L21/76826 ,  H01L21/76829

摘要： 公开了用于通过原子层沉积选择性地沉积膜的方法。基板表面通过硅氢加成来钝化以防止沉积，并允许在未钝化的表面上选择性沉积。

公开(公告)号：CN107731741A

公开(公告)日：2018-02-23

申请号：CN201710733200.1

申请日：2017-08-24

申请人： 长江存储科技有限责任公司

发明人： 何佳 ,  刘藩东 ,  张若芳 ,  王鹏 ,  吴林春 ,  夏志良 ,  霍宗亮

IPC分类号： H01L21/768 ,  H01L27/11568 ,  H01L27/11578

CPC分类号： H01L21/76802 ,  H01L21/76826 ,  H01L27/11568 ,  H01L27/11578

摘要： 本发明提供了一种改善接触孔插塞氧化物凹陷的工艺方法，通过将预清洗工艺中湿法刻蚀(DHF+SC1)替换为等离子体干法刻蚀，从而能够避免由于ALD氧化物和PECVD氧化物湿法刻蚀速率不同而产生的原子层沉积工艺(ALD)沉积的氧化物层的过快刻蚀而导致的接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧的情况；同时由于等离子体干法刻蚀的各向异性特点，能够有效控制预清洗工艺主要针对硅槽底部表面，而对于接触孔侧壁的刻蚀较少，从而避免了接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧，从而提高了3D NAND闪存的整体性能，从而提高了3D NAND闪存的整体性能。

公开(公告)号：CN104603914B

公开(公告)日：2017-07-14

申请号：CN201380046614.7

申请日：2013-08-06

申请人： 应用材料公司

发明人： 格伦·T·莫里 ,  岳胜·欧

IPC分类号： H01L21/205

CPC分类号： H01L21/0206 ,  H01L21/31058 ,  H01L21/67115 ,  H01L21/67184 ,  H01L21/67207 ,  H01L21/76826 ,  H01L21/76828 ,  H01L23/00 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本文中描述用于处理基板的方法和设备。真空多腔室沉积工具可包含除气腔室，且该除气腔室具有加热机构和变频微波源两者。用于进行基板除气的方法可包括将含有聚合物或环氧化物的基板放置在处理腔室内并使该处理腔室保持在除气温度与玻璃转化温度之间，使该基板暴露于变频微波辐射，使该基板暴露于包含惰性气体的等离子体，去除该腔室中的含氧化合物，升高该腔室中的惰性气体的压力，和保持该惰性气体的压力且同时冷却该基板至比除气温度低的温度。

公开(公告)号：CN106653680A

公开(公告)日：2017-05-10

申请号：CN201510741788.6

申请日：2015-11-04

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 刘继全

IPC分类号： H01L21/768

CPC分类号： H01L21/768 ,  H01L21/76801 ,  H01L21/76805 ,  H01L21/76826

摘要： 一种接触孔的形成方法，包括：提供衬底，在所述衬底上形成介质层；垂直于所述介质层表面向内部形成通孔,所述通孔侧壁形成有悬突结构突出所述侧壁；对通孔侧壁进行物理轰击；在轰击后的通孔内填充导电材料，形成接触孔。本发明实施例在刻蚀形成通孔之后，采用物理轰击的方法对通孔侧壁进行处理，以去除通孔侧壁可能形成的悬突，来保证后续阻挡层和种子层的连续生长、以及导电材料的均匀填充，从而有效地避免了接触孔内狭缝空洞的产生,保证了接触孔的连续性，提高了接触孔的电学性能和机械强度。

公开(公告)号：CN106601665A

公开(公告)日：2017-04-26

申请号：CN201610754617.1

申请日：2016-08-29

申请人： 台湾积体电路制造股份有限公司

发明人： 陈昱志 ,  胡弘龙 ,  蔡嘉庆 ,  杨思宏

IPC分类号： H01L21/768

CPC分类号： H01L21/3115 ,  H01L21/0276 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76823 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L23/53295 ,  H01L21/76801 ,  H01L21/76826

摘要： 本发明的实施例公开了一种其中具有掺杂金属的蚀刻停止层的半导体器件及其制造方法。该方法包括：形成具有互连结构的半导体器件，互连结构中具有介电层和导体，以及在介电层上方形成蚀刻停止层；施加光刻胶层并且图案化光刻胶层，以暴露介电层上方的蚀刻停止层的位于导体的顶面上的部分；以及利用元件掺杂蚀刻停止层的暴露部分，以形成掺杂金属的蚀刻停止层。所形成的掺杂金属的蚀刻停止层具有凹槽结构并且用作导体上方的导电衬垫。

公开(公告)号：CN104253086B

公开(公告)日：2017-04-05

申请号：CN201310398177.7

申请日：2013-09-04

申请人： 台湾积体电路制造股份有限公司

发明人： 陈莉 ,  林志男 ,  孙锦峰 ,  吕伯雄 ,  刘定一

IPC分类号： H01L21/768 ,  H01L23/538

CPC分类号： H01L21/76826 ,  H01L21/02065 ,  H01L21/76829 ,  H01L21/76883

摘要： 本发明提供了一种形成半导体器件的方法，该方法包括：在第一模块中对晶圆实施远程等离子体处理，以通过还原反应从晶圆中去除氧化物层。该方法还包括在真空下，将预处理后的晶圆从第一模块传送至第二模块。该方法还包括在第二模块中，在晶圆上方形成蚀刻停止层。本发明提供了一种金属氧化物还原的预处理方法及其所形成的器件。

公开(公告)号：CN103022012B

公开(公告)日：2017-03-01

申请号：CN201210328076.8

申请日：2012-09-06

申请人： 株式会社半导体能源研究所

发明人： 热海知昭 ,  奥田高

IPC分类号： H01L23/552 ,  H01L27/108 ,  G11C11/4063

CPC分类号： H01L27/112 ,  H01L21/76801 ,  H01L21/76826 ,  H01L27/0688 ,  H01L27/10805 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10897 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225 ,  H01L29/16 ,  H01L29/78 ,  H01L29/7869

摘要： 本发明提供一种半导体存储装置，能降低在半导体存储装置中产生故障的可能性。在叠层配置的存储单元阵列（例如，包括使用氧化物半导体材料构成的晶体管的存储单元阵列）和外围电路（例如，包括使用半导体衬底构成的晶体管的外围电路）之间配置遮蔽层。由此，可以遮蔽在该存储单元阵列和该外围电路之间产生的辐射噪声。因此，可以降低在半导体存储装置中产生故障的可能性。

公开(公告)号：CN106463456A

公开(公告)日：2017-02-22

申请号：CN201580009997.X

申请日：2015-01-14

申请人： 应用材料公司

发明人： 任河 ,  M·B·奈克 ,  曹勇 ,  S·R·V·克萨普拉嘎达 ,  石美仪 ,  程亚娜

IPC分类号： H01L21/768

CPC分类号： H01L21/76841 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02266 ,  H01L21/321 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849

摘要： 提供了用于在互连结构中的绝缘材料中所形成的金属接线层上形成钝化保护结构的方法。在一个实施例中，用于在半导体器件的互连结构中的金属接线上形成钝化保护的方法包括：在并入多腔室处理系统的处理腔室中的基板上所形成的互连结构中的由电介质块状绝缘层界定的金属接线上选择性地形成金属覆层；在处理腔室中，在基板上原位地形成阻挡层，其中所述阻挡层是金属电介质层；以及在多腔室处理系统中，在阻挡层上形成电介质覆层。