公开(公告)号：CN110931456A

公开(公告)日：2020-03-27

申请号：CN201910859270.0

申请日：2019-09-11

Applicant: 三星电子株式会社

Inventor： 李禹镇 ,  徐训硕 ,  安商燻 ,  韩奎熙

IPC: H01L23/528 ,  H01L23/538 ,  H01L21/768

Abstract: 本发明提供一种半导体装置及制造半导体装置的方法，所述半导体装置包括：衬底，包括有源图案；第一层间介电层，位于所述衬底上，所述第一层间介电层在其上部部分上包括凹槽；以及下部连接线，位于所述第一层间介电层中，所述下部连接线电连接到所述有源图案，且所述下部连接线包括导电图案及阻挡图案，所述第一层间介电层的所述凹槽选择性地暴露出所述导电图案的顶部表面，所述阻挡图案位于所述导电图案与所述第一层间介电层之间，所述第一层间介电层覆盖所述阻挡图案的顶部表面。

公开(公告)号：CN114388432B

公开(公告)日：2024-07-19

申请号：CN202110978915.X

申请日：2021-08-25

Applicant: 三星电子株式会社

Inventor： 李义福 ,  徐训硕 ,  裵泰龙

IPC: H01L21/768

Abstract: 提供了包括自对准超级过孔的过孔结构及其制造方法。一种半导体装置结构包括：至少一个金属间层，在竖直方向上堆叠；以及第一过孔结构，穿透所述至少一个金属间层，其中，在所述至少一个金属间层中，所述第一过孔结构的第一竖直侧不接触阻挡金属图案，而第一过孔结构的与第一过孔结构的第一竖直侧相对的第二竖直侧接触阻挡金属图案。

公开(公告)号：CN109976097B

公开(公告)日：2024-06-18

申请号：CN201811612414.4

申请日：2018-12-27

Applicant: 三星电子株式会社

Inventor： 张相信 ,  白宗玟 ,  徐训硕 ,  李义福 ,  姜成进 ,  V.阮 ,  郑德泳 ,  安商熏 ,  吴赫祥 ,  刘禹炅

IPC: G03F7/09 ,  G03F7/004

Abstract: 这里提供了一种形成微图案的方法，其包括：在基板上形成蚀刻目标膜；在蚀刻目标膜上形成光敏辅助层，光敏辅助层用亲水基团封端；在光敏辅助层上形成粘合层，粘合层与亲水基团形成共价键；在粘合层上形成疏水的光致抗蚀剂膜；以及图案化光致抗蚀剂膜。

公开(公告)号：CN115223993A

公开(公告)日：2022-10-21

申请号：CN202210386209.0

申请日：2022-04-13

Applicant: 三星电子株式会社

Inventor： 裵泰龙 ,  徐训硕

IPC: H01L23/528 ,  H01L21/3213 ,  H01L21/768 ,  H01L21/8238 ,  H01L27/092

Abstract: 提供了一种半导体器件和制造其的方法。该半导体器件包括前道工序(FEOL)结构和连接到FEOL结构的后道工序(BEOL)结构，其中FEOL结构包括至少一个源极/漏极区和至少一个栅极结构，BEOL结构包括：以相同节距排列成一行的多条第一精细金属线，所述多条第一精细金属线中的每条具有相同的宽度；以及形成在所述多条第一精细金属线的一侧的至少一条第一宽金属线，第一宽金属线具有比第一精细金属线的宽度大的宽度，以及其中所述多条第一精细金属线中的每条包括与第一宽金属线中包括的材料不同的材料。

公开(公告)号：CN114068483A

公开(公告)日：2022-02-18

申请号：CN202110490472.X

申请日：2021-05-06

Applicant: 三星电子株式会社

Inventor： 裵泰龙 ,  徐训硕

IPC: H01L23/528 ,  H01L21/768

Abstract: 提供了集成电路器件及其形成方法。集成电路器件可以包括第一绝缘层和在第一绝缘层上的多条金属布线。所述多条金属布线可以包括第一金属布线和第二金属布线，第一金属布线包括第一上表面和面对第一绝缘层的第一下表面，第二金属布线包括第二上表面和面对第一绝缘层并且与第一下表面共面的第二下表面。第一金属布线可以具有从第一下表面到第一上表面单调减小的第一宽度，并且第二金属布线可以具有从第二下表面到第二上表面单调增大的第二宽度。

公开(公告)号：CN118412377A

公开(公告)日：2024-07-30

申请号：CN202410074806.9

申请日：2024-01-18

Applicant: 三星电子株式会社

Inventor： 金永吉 ,  徐训硕 ,  安敏澈 ,  刘禹炅 ,  李禹镇 ,  千正焕

IPC: H01L29/78

Abstract: 一种半导体器件包括：衬底，其包括在第一方向上延伸的有源区；栅极结构，其在有源区上在第二方向上延伸；源极/漏极区，其位于有源区上并与栅极结构相邻；背面绝缘层，其位于衬底的下表面上；竖直电力结构，其位于相邻的源极/漏极区之间，其中，竖直电力结构延伸穿过衬底和背面绝缘层，并且具有暴露的下表面；层间绝缘层，其位于背面绝缘层上；背面电力结构，其延伸穿过层间绝缘层并且连接到竖直电力结构；以及第一对准绝缘层，其位于背面绝缘层和层间绝缘层之间，其中，第一对准绝缘层具有暴露出竖直电力结构的下表面并与背面电力结构接触的第一开口。

公开(公告)号：CN118335715A

公开(公告)日：2024-07-12

申请号：CN202410031426.7

申请日：2024-01-09

Applicant: 三星电子株式会社

Inventor： 刘禹炅 ,  金永吉 ,  姜尚求 ,  姜旼材 ,  柳庚玟 ,  徐训硕 ,  李禹镇

IPC: H01L23/528 ,  H01L23/522 ,  H01L27/088

Abstract: 一种半导体装置包括：装置结构，其包括第一半导体衬底，并且具有在第一方向上延伸的有源图案；导电贯穿件，其电连接到前布线层并且穿透第一半导体衬底，其中第一半导体衬底具有非平坦化的下表面，在非平坦化的下表面中，导电贯穿件周围的外围区域向下弯曲；第一接合结构，其具有平坦化的绝缘层，平坦化的绝缘层设置在第一半导体衬底的第二表面上并且具有平坦化的上表面。

公开(公告)号：CN114388432A

公开(公告)日：2022-04-22

申请号：CN202110978915.X

申请日：2021-08-25

Applicant: 三星电子株式会社

Inventor： 李义福 ,  徐训硕 ,  裵泰龙

IPC: H01L21/768

Abstract: 提供了包括自对准超级过孔的过孔结构及其制造方法。一种半导体装置结构包括：至少一个金属间层，在竖直方向上堆叠；以及第一过孔结构，穿透所述至少一个金属间层，其中，在所述至少一个金属间层中，所述第一过孔结构的第一竖直侧不接触阻挡金属图案，而第一过孔结构的与第一过孔结构的第一竖直侧相对的第二竖直侧接触阻挡金属图案。

公开(公告)号：CN108573949B

公开(公告)日：2022-04-05

申请号：CN201810076683.7

申请日：2018-01-26

Applicant: 三星电子株式会社

Inventor： 金永培 ,  朴水贤 ,  安商燻 ,  李义福 ,  姜成进 ,  徐训硕 ,  吴赫祥 ,  李禹镇

IPC: H01L23/522 ,  H01L21/768

Abstract: 本申请涉及一种集成电路器件及其制造方法。一种集成电路(IC)器件包括具有下金属膜的下布线结构。下布线结构穿透设置在衬底之上的第一绝缘膜的至少一部分。IC器件还包括覆盖下金属膜的顶表面的盖层、覆盖该盖层的第二绝缘膜、穿透第二绝缘膜和盖层并电连接到下金属膜的上布线结构、以及设置在下金属膜与第二绝缘膜之间的空气间隙。空气间隙具有由盖层与上布线结构之间的距离限定的宽度。

公开(公告)号：CN110970388A

公开(公告)日：2020-04-07

申请号：CN201910810705.2

申请日：2019-08-29

Applicant: 三星电子株式会社

Inventor： 韩奎熙 ,  白宗玟 ,  徐训硕 ,  安商燻 ,  李禹镇

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48 ,  H01L21/768

Abstract: 一种半导体装置包括：衬底；第一绝缘夹层，位于所述衬底上；第一布线，位于所述衬底上的所述第一绝缘夹层中；绝缘图案，位于所述第一绝缘夹层的临近所述第一布线的部分上，所述绝缘图案具有垂直侧壁且包含低介电材料；刻蚀停止结构，位于所述第一布线及所述绝缘图案上；第二绝缘夹层，位于所述刻蚀停止结构上；以及通路，延伸穿过所述第二绝缘夹层及所述刻蚀停止结构，以接触所述第一布线的上表面。