-
公开(公告)号：CN109390273B
公开(公告)日：2023-09-22
申请号：CN201810869383.4
申请日：2018-08-02
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 提供了一种半导体器件。该半导体器件包括：衬底，包括下布线；蚀刻停止层，在衬底上；层间绝缘层，在蚀刻停止层上；上布线，设置在层间绝缘层中并与下布线分开；以及通路，形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接，其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分，以及其中通路的第一部分的侧壁包括阶梯构造。
-
公开(公告)号：CN110120381A
公开(公告)日：2019-08-13
申请号：CN201810895555.5
申请日：2018-08-08
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768
Abstract: 一种半导体器件包括设置在衬底上的下绝缘层。导电图案形成在下绝缘层中。中间绝缘层设置在下绝缘层和导电图案上。通路控制区域形成在中间绝缘层中。上绝缘层设置在中间绝缘层和通路控制区域上。通路插塞形成为穿过通路控制区域并连接到导电图案。通路控制区域具有比中间绝缘层低的蚀刻速率。
-
公开(公告)号：CN109390273A
公开(公告)日：2019-02-26
申请号：CN201810869383.4
申请日：2018-08-02
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 提供了一种半导体器件。该半导体器件包括：衬底，包括下布线；蚀刻停止层，在衬底上；层间绝缘层，在蚀刻停止层上；上布线，设置在层间绝缘层中并与下布线分开；以及通路，形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接，其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分，以及其中通路的第一部分的侧壁包括阶梯构造。
-
公开(公告)号：CN119108338A
公开(公告)日：2024-12-10
申请号：CN202410727718.4
申请日：2024-06-06
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 一种半导体器件包括在第一层间绝缘膜中的通路图案以及在第一方向上延伸并在第一层间绝缘膜和通路图案上的布线图案。布线图案包括下部布线和在下部布线上的上部布线，其中下部布线和上部布线在第二方向上堆叠，其中下部布线在通路图案和上部布线之间并且在通路图案的上表面上，其中下部布线的第一部分在通路图案的上表面上并且具有第一厚度，并且其中下部布线的第二部分在第一层间绝缘膜的上表面上并且具有第二厚度。
-
公开(公告)号：CN109976097B
公开(公告)日：2024-06-18
申请号：CN201811612414.4
申请日：2018-12-27
Applicant: 三星电子株式会社
Abstract: 这里提供了一种形成微图案的方法，其包括：在基板上形成蚀刻目标膜；在蚀刻目标膜上形成光敏辅助层，光敏辅助层用亲水基团封端；在光敏辅助层上形成粘合层，粘合层与亲水基团形成共价键；在粘合层上形成疏水的光致抗蚀剂膜；以及图案化光致抗蚀剂膜。
-
Patent Agency Ranking
公开(公告)号：CN109817620B
公开(公告)日：2023-11-07
申请号：CN201811381520.6
申请日：2018-11-20
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/768 , H01L23/535
Abstract: 提供一种半导体器件，该半导体器件包括：在衬底上的器件区域；在器件区域上的层间电介质层；在层间电介质层的一侧的第一界面层；低k电介质层，隔着第一界面层而与层间电介质层间隔开并具有比层间电介质层的介电常数小的介电常数；以及在低k电介质层中的导电线。第一界面层包括与低k电介质层接触的第一子界面层以及与层间电介质层接触的第二子界面层。第二子界面层具有比第一子界面层的氢渗透性小的氢渗透性。
-
公开(公告)号：CN115799168A
公开(公告)日：2023-03-14
申请号：CN202211095057.5
申请日：2022-09-05
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 提供了包括通路的集成电路器件及形成该集成电路器件的方法。该方法可以包括在基板上形成导电线结构。导电线结构可以包括第一绝缘层和在第一绝缘层中的导电线堆叠，并且导电线堆叠可以包括堆叠在基板上的导电线和掩模层。该方法还可以包括：通过去除掩模层而在第一绝缘层中形成凹槽，该凹槽暴露导电线；在第一绝缘层上和第一绝缘层的凹槽中形成蚀刻停止层以及然后形成第二绝缘层；以及形成延伸穿过第二绝缘层和蚀刻停止层并接触导电线的导电通路。
-
公开(公告)号：CN109817620A
公开(公告)日：2019-05-28
申请号：CN201811381520.6
申请日：2018-11-20
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/768 , H01L23/535
Abstract: 提供一种半导体器件，该半导体器件包括：在衬底上的器件区域；在器件区域上的层间电介质层；在层间电介质层的一侧的第一界面层；低k电介质层，隔着第一界面层而与层间电介质层间隔开并具有比层间电介质层的介电常数小的介电常数；以及在低k电介质层中的导电线。第一界面层包括与低k电介质层接触的第一子界面层以及与层间电介质层接触的第二子界面层。第二子界面层具有比第一子界面层的氢渗透性小的氢渗透性。
-
公开(公告)号：CN119170599A
公开(公告)日：2024-12-20
申请号：CN202410180514.3
申请日：2024-02-18
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/522 , H01L27/092 , H01L21/8238
Abstract: 公开了半导体装置及其制造方法。半导体装置包括：包括有源图案的衬底；有源图案上的沟道图案；源极/漏极图案，其电连接到沟道图案；沟道图案上的栅电极；栅电极上的层间介电层，其中层间介电层包括凹部；凹部中的过孔件；布线线路，其在层间介电层上并电连接到过孔件；以及布线线路和层间介电层的上表面之间的粘附层，其中过孔件的上表面在第一方向上比层间介电层的上表面更靠近衬底，其中第一方向垂直于衬底的上表面，并且其中粘附层的一部分在凹部的内侧壁的一部分上。
-
公开(公告)号：CN110120381B
公开(公告)日：2023-11-14
申请号：CN201810895555.5
申请日：2018-08-08
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768
Abstract: 一种半导体器件包括设置在衬底上的下绝缘层。导电图案形成在下绝缘层中。中间绝缘层设置在下绝缘层和导电图案上。通路控制区域形成在中间绝缘层中。上绝缘层设置在中间绝缘层和通路控制区域上。通路插塞形成为穿过通路控制区域并连接到导电图案。通路控制区域具有比中间绝缘层低的蚀刻速率。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.031 seconds)
