公开(公告)号：CN117525069A

公开(公告)日：2024-02-06

申请号：CN202310981072.8

申请日：2023-08-04

Applicant: 三星电子株式会社

Inventor： 何铭 ,  M·萨雷米 ,  R·朴 ,  M·阿霍桑乌尔卡里姆 ,  H·西姆卡 ,  朴星一 ,  姜明一 ,  金庆好 ,  崔道永 ,  朴宰贤

IPC: H01L27/092 ,  H01L23/48 ,  H01L21/8238

Abstract: 提供了一种三维堆叠场效应晶体管(3DSFET)器件，其包括：第一下源极/漏极区和第二下源极/漏极区，通过由第一栅极结构控制的第一下沟道结构彼此连接；以及第一上源极/漏极区和第二上源极/漏极区，分别在第一下源极/漏极区和第二下源极/漏极区上方，并通过由第一栅极结构控制的第一上沟道结构彼此连接，其中第二下源极/漏极区和第二上源极/漏极区在其间形成PN结。

公开(公告)号：CN117525064A

公开(公告)日：2024-02-06

申请号：CN202310974926.X

申请日：2023-08-03

Applicant: 三星电子株式会社

Inventor： 何铭 ,  M·萨雷米 ,  R·朴 ,  M·阿霍桑乌尔卡里姆 ,  H·西姆卡 ,  朴星一 ,  姜明一 ,  金庆好 ,  崔道永 ,  朴宰贤

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 提供了一种三维堆叠场效应晶体管(3DSFET)器件，包括：连接到下沟道结构的第一极性类型的下源极/漏极区；第二极性类型的上源极/漏极区，连接到上沟道结构，在下源极/漏极区上方；以及PN结结构，在下源极/漏极区和上源极/漏极区之间，配置为将上源极/漏极区与下源极/漏极区电隔离，其中PN结结构包括第一极性类型的第一区和第二极性类型的第二区。

公开(公告)号：CN118800729A

公开(公告)日：2024-10-18

申请号：CN202410313075.9

申请日：2024-03-19

Applicant: 三星电子株式会社

Inventor： 迈赫迪·萨热米 ,  阿拉文德·库马尔 ,  何铭 ,  哈索诺·锡姆卡 ,  穆罕默德·阿胡桑·乌尔·卡里姆 ,  瑞贝卡·帕克

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了半导体器件及制造方法和公共输出堆叠晶体管的制造方法。根据一个或更多个实施例的用于制造半导体器件的方法可以包括：在栅极和沟道的堆叠的第一侧和第二侧处生长第一外延层；在第一外延层上施加牺牲层；在牺牲层上生长第二外延层；去除牺牲层；以及在栅极和沟道的堆叠的第一侧处在第一外延层和第二外延层上沉积金属层。

公开(公告)号：CN115799168A

公开(公告)日：2023-03-14

申请号：CN202211095057.5

申请日：2022-09-05

Applicant: 三星电子株式会社

Inventor： A.D.李 ,  H.辛卡 ,  何铭 ,  南瑞祐 ,  安商熏

IPC: H01L21/768

Abstract: 提供了包括通路的集成电路器件及形成该集成电路器件的方法。该方法可以包括在基板上形成导电线结构。导电线结构可以包括第一绝缘层和在第一绝缘层中的导电线堆叠，并且导电线堆叠可以包括堆叠在基板上的导电线和掩模层。该方法还可以包括：通过去除掩模层而在第一绝缘层中形成凹槽，该凹槽暴露导电线；在第一绝缘层上和第一绝缘层的凹槽中形成蚀刻停止层以及然后形成第二绝缘层；以及形成延伸穿过第二绝缘层和蚀刻停止层并接触导电线的导电通路。

公开(公告)号：CN119092515A

公开(公告)日：2024-12-06

申请号：CN202410553486.5

申请日：2024-05-07

Applicant: 三星电子株式会社

Inventor： 阿拉文德·库马尔 ,  迈赫迪·萨热米 ,  何铭 ,  哈索诺·锡姆卡 ,  穆罕默德·阿胡桑·乌尔·卡里姆 ,  瑞贝卡·帕克

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336

Abstract: 提供了场效应晶体管、反相器标准单元和制造单元的方法。所述场效应晶体管包括：基底；沟道，在基底上，沟道包括主干和多个叉齿，主干包括硅，主干沿竖直方向从基底延伸，所述多个叉齿包括硅，所述多个叉齿沿水平方向从主干延伸并且沿着竖直方向彼此间隔开；界面层，围绕沟道的主干和所述多个叉齿；介电层，在界面层上并且围绕沟道的主干和所述多个叉齿；以及金属栅极，在介电层上并且围绕沟道的主干和所述多个叉齿。

公开(公告)号：CN116230641A

公开(公告)日：2023-06-06

申请号：CN202211490750.2

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 何铭 ,  河大元 ,  H.辛卡 ,  朴宰贤 ,  M.萨雷姆 ,  R.帕克

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了集成电路器件和形成该集成电路器件的方法。该方法可以包括提供初步晶体管堆叠，该初步晶体管堆叠包括在衬底上的上牺牲层、在衬底和上牺牲层之间的上有源区、在衬底和上有源区之间的下牺牲层、以及在衬底和下牺牲层之间的下有源区。该方法还可以包括：在下有源区的相应的相反侧表面上形成下源极/漏极区；在下源极/漏极区的第一下源极/漏极区上形成初步覆盖层，初步覆盖层包括半导体材料；将初步覆盖层转变为包括绝缘材料的覆盖层；以及在上有源区的相应的相反侧表面上形成上源极/漏极区。

公开(公告)号：CN115939139A

公开(公告)日：2023-04-07

申请号：CN202211159315.1

申请日：2022-09-22

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  黄寅灿 ,  曹健浩 ,  任廷爀 ,  洪炳鹤 ,  徐康一 ,  何铭 ,  朴宰贤 ,  M.萨雷米 ,  R.帕克 ,  H.辛卡 ,  河大元

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了晶体管器件。一种晶体管器件包括衬底。该晶体管器件包括在衬底上具有下栅极和下沟道区的下晶体管。该晶体管器件包括具有上栅极和上沟道区的上晶体管。下晶体管在上晶体管和衬底之间。晶体管器件包括隔离区，该隔离区将下晶体管的下沟道区与上晶体管的上沟道区分开。此外，下晶体管的下栅极接触上晶体管的上栅极。还提供了形成晶体管器件的相关方法。

公开(公告)号：CN119545889A

公开(公告)日：2025-02-28

申请号：CN202411126486.3

申请日：2024-08-16

Applicant: 三星电子株式会社

Inventor： M·萨雷米 ,  何铭 ,  A·库马尔 ,  M·阿霍桑乌尔卡里姆 ,  R·帕克 ,  H·希姆卡

IPC: H10D84/03 ,  H10D84/85

Abstract: 提供了一种三维场效应晶体管和制造三维场效应晶体管的方法，该三维场效应晶体管包括堆叠在下场效应晶体管上的上场效应晶体管。该方法包括外延生长下场效应晶体管的源极/漏极区，在源极/漏极区的上表面上生长牺牲层，以及在牺牲层上外延生长上场效应晶体管的源极/漏极区。牺牲层是上场效应晶体管的源极/漏极区的籽晶层。该方法还包括选择性地蚀刻牺牲层以在下场效应晶体管的源极/漏极区和上场效应晶体管的源极/漏极区之间形成间隙，以及在间隙中沉积氧化层。