公开(公告)号：CN106206434B

公开(公告)日：2019-06-14

申请号：CN201510793768.3

申请日：2015-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈逸仁 ,  梁春昇 ,  王淑慧 ,  张世勋 ,  江欣哲

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L27/088 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/76224 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823821 ,  H01L29/0649 ,  H01L29/42372 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518

Abstract: 本发明提供了半导体结构和制造半导体结构的工艺。该工艺开始于在衬底上形成功函金属层，以及在功函金属层上方覆盖硬掩模。形成穿过硬掩模和功函金属层的沟槽，以及在沟槽中填充隔离结构。

公开(公告)号：CN108666273A

公开(公告)日：2018-10-16

申请号：CN201810372654.5

申请日：2011-10-21

Applicant: 索尼公司

Inventor： 松本光市

IPC: H01L21/8238 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L27/0924 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823864 ,  H01L27/092 ,  H01L27/0928 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/41783 ,  H01L29/42356 ,  H01L29/42376 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/4983 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656

Abstract: 本发明公开了半导体装置和半导体装置制造方法。所述半导体装置包括第一导电型晶体管和第二导电型晶体管，所述第一导电型晶体管和所述第二导电型晶体管每一者均包括：形成在基体上的栅极绝缘膜；形成在所述栅极绝缘膜上的金属栅极电极；以及形成在所述金属栅极电极的侧壁处的侧壁间隔部。其中，所述栅极绝缘膜由高介电常数材料制成；并且在所述第一导电型晶体管和所述第二导电型晶体管任意一者中在所述金属栅极电极的侧壁与所述侧壁间隔部的内壁之间形成有偏移间隔部，或者在所述第一导电型晶体管和所述第二导电型晶体管中形成有不同厚度的偏移间隔部。本发明可以提供具有微细结构并能够使栅极长度最优化的半导体装置。

公开(公告)号：CN104600023B

公开(公告)日：2018-08-07

申请号：CN201410373394.5

申请日：2014-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢铭峰 ,  曾文弘 ,  谢弘璋

IPC: H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28141 ,  H01L21/31055 ,  H01L21/3212 ,  H01L21/4763 ,  H01L21/76816 ,  H01L21/76819 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76861 ,  H01L21/76865 ,  H01L21/76879 ,  H01L21/7688 ,  H01L21/76883 ,  H01L21/76885 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823864 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/485 ,  H01L27/0924 ,  H01L29/41725 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/42372 ,  H01L29/435 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66484 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了种制造半导体集成电路(IC)的方法。提供了第导电部件和第二导电部件。在第导电部件上形成第硬掩模(HM)。在第和第二导电部件上方形成图案化的介电层,第开口暴露第二导电部件。在第开口中形成第金属插塞以与第导电部件接触。在第金属插塞上形成第二HM,并且在衬底上方形成另个图案化的介电层,第二开口暴露出第金属插塞与第导电部件的子集。在第二开口中形成第二金属插塞。

公开(公告)号：CN105322015B

公开(公告)日：2018-06-15

申请号：CN201510025708.7

申请日：2015-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  郭大鹏 ,  卡洛斯·H.·迪亚兹

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/49 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/42392 ,  H01L21/26586 ,  H01L21/28088 ,  H01L21/28114 ,  H01L21/28273 ,  H01L27/1214 ,  H01L29/0676 ,  H01L29/42324 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66742 ,  H01L29/66825 ,  H01L29/78642 ,  H01L29/788 ,  H01L29/7881 ,  H01L29/7889

Abstract: 一种装置包括具有沟道区的纳米线、围绕沟道区的下部的栅极结构，其中，栅极结构包括具有垂直部分和水平部分的第一介电层、位于第一介电层上方并且包括垂直部分和水平部分的第一功函金属层以及位于第一功函金属层上方的低电阻率金属层，其中，低电阻率金属层的边缘和第一功函金属层的垂直部分的边缘通过介电区分隔开，并且低电阻率金属层通过第一功函金属层的水平部分电连接至第一功函金属层的垂直部分。本发明涉及栅极结构及其制造方法。

公开(公告)号：CN107548520A

公开(公告)日：2018-01-05

申请号：CN201580076924.2

申请日：2015-02-24

Applicant: 东芝存储器株式会社

Inventor： 关根克行 ,  加藤竜也 ,  荒井史隆 ,  岩本敏幸 ,  渡边优太 ,  坂本渉 ,  糸川宽志 ,  金子明生

IPC: H01L27/11556 ,  H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11556 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02181 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/28273 ,  H01L21/28562 ,  H01L21/28568 ,  H01L21/3065 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76801 ,  H01L27/11519 ,  H01L29/1037 ,  H01L29/42324 ,  H01L29/456 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/513 ,  H01L29/515 ,  H01L29/517 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7883 ,  H01L29/7889

Abstract: 本发明的实施方式提供一种可靠性高的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：半导体柱，在第1方向上延伸；第1电极，在相对于所述第1方向交叉的第2方向上延伸；第2电极，设置在所述半导体柱与所述第1电极之间；第1绝缘膜，设置在所述半导体柱与所述第2电极之间；第2绝缘膜，设置在所述第1电极与所述第2电极之间及所述第1电极的所述第1方向两侧；以及导电膜，设置在所述第2电极与所述第2绝缘膜之间，且未与所述第1绝缘膜相接。

公开(公告)号：CN107154383A

公开(公告)日：2017-09-12

申请号：CN201611192085.3

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈香谷 ,  黄玉莲 ,  黄彦傑 ,  陈蕙祺 ,  叶震亚

IPC: H01L21/8234

CPC classification number: H01L27/1211 ,  H01L21/76829 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/845 ,  H01L29/41791 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/66628

Abstract: 一种制造半导体装置的方法，包含第一栅极结构设置于基板上。第一栅极结构包含第一栅电极、第一覆盖绝缘层设置于第一栅电极上，以及第一侧壁间隔物设置于第一栅电极和第一覆盖绝缘层的侧表面上。半导体装置还包含第一保护层形成于第一覆盖绝缘层和至少一个第一侧壁间隔物之上。第一保护层包含由氮氧化铝(AlON)，氮化铝(AlN)及非晶硅所组成的群组中选择其中至少一种。

公开(公告)号：CN106340542A

公开(公告)日：2017-01-18

申请号：CN201610836732.3

申请日：2011-01-27

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  肥塚纯一

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L21/385 ,  G02F1/134309 ,  G02F1/13439 ,  G02F1/1368 ,  G02F2201/123 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/4908 ,  H01L29/4958 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696

Abstract: 在包括氧化物半导体层的晶体管中，形成氧化物绝缘层，以与氧化物半导体层接触。然后，通过氧化物绝缘层将氧引(加)入氧化物半导体层，并进行热处理。通过氧引入和热处理的这些步骤，从氧化物半导体层有意地去除杂质，如氢、水分、羟基或氢化物，以便使氧化物半导体层高度纯化。

公开(公告)号：CN106158934A

公开(公告)日：2016-11-23

申请号：CN201510843927.6

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司 ,  刘致为

Inventor： 颜智洋 ,  刘致为 ,  赖德全 ,  丁媛文

IPC: H01L29/49 ,  H01L29/51 ,  H01L29/78

CPC classification number: H01L27/0711 ,  H01L27/0733 ,  H01L27/1159 ,  H01L28/55 ,  H01L29/40111 ,  H01L29/6684 ,  H01L29/78 ,  H01L29/78391 ,  H01L29/4958 ,  H01L29/516

Abstract: 本发明提供具有可变正电容器的负电容栅极堆叠结构，以实现具有提高的电压增益的无磁滞负电容场效应晶体管(NCFET)。栅极堆叠结构通过利用铁电性负电容器与具有半导体材料(诸如多晶硅)的可变正电容器的组合来提供有效的铁电性负电容器，从而有效的铁电性负电容器随着所施加的栅极电压而变化。我们的模拟结果显示出，具有可变正电容器的NCFET不仅可以实现非磁滞ID-VG曲线而且可以实现更好的亚阈值斜率。

公开(公告)号：CN105745738A

公开(公告)日：2016-07-06

申请号：CN201480045911.4

申请日：2014-08-15

Applicant: 格罗方德半导体股份有限公司

Inventor： V·巴斯克 ,  程慷果 ,  A·克哈基弗尔鲁茨 ,  V·Y·萨德塞 ,  R·斯瑞尼瓦萨恩

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L27/088 ,  H01L21/76897 ,  H01L21/823456 ,  H01L21/823475 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66477 ,  H01L29/78

Abstract: 一种形成半导体器件的方法，该方法包括在相应的一个或多个晶体管在衬底中一个或多个沟道区之上沉积金属层，金属层具有第一区和第二区；降低金属层的第一区的高度；在已降低高度的第一区之上形成绝缘层，绝缘层形成为具有与金属层的第二区共面的顶面；并且形成到一个或多个晶体管的源极/漏极区的至少一个触点。因此也提供了形成的半导体器件的结构。

公开(公告)号：CN104916620A

公开(公告)日：2015-09-16

申请号：CN201510108632.4

申请日：2015-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  林天禄 ,  连万益 ,  王志豪 ,  吴俊鹏

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L29/66545 ,  H01L21/0214 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/47573 ,  H01L21/76897 ,  H01L29/401 ,  H01L29/4958 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/78

Abstract: 本发明实施例提供了半导体布置及其形成方法。半导体布置包括与第一有源区域的基本平坦的第一顶面相接触的导电接触件，接触件位于均具有基本垂直的外表面的第一对准间隔件和第二对准间隔件之间并且与第一对准间隔件和第二对准间隔件相接触。相比于形成在不具有基本垂直的外表面的对准间隔件之间的接触件，形成在第一对准间隔件和第二对准间隔件之间的接触件具有更期望的接触形状。相比于不是基本平坦的有源区域，第一有源区域的基本平坦的表面表示第一有源区域的基本未损坏的结构。相比于损坏的第一有源区域，基本未损坏的第一有源区域具有与接触件的更大的接触面积和较低的接触电阻。