-
公开(公告)号：CN103854982B
公开(公告)日：2016-09-28
申请号：CN201210505744.X
申请日：2012-11-30
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/28 , H01L21/8238
CPC分类号： H01L21/823857 , H01L21/0228 , H01L21/0254 , H01L21/266 , H01L21/28141 , H01L21/28176 , H01L21/31051 , H01L21/3212 , H01L21/3213 , H01L21/324 , H01L21/823842 , H01L29/167 , H01L29/42364 , H01L29/42372 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L29/78
摘要： 公开了一种半导体器件的制造方法，该方法包括：在半导体衬底上限定有源区；在半导体衬底的表面上形成界面氧化物层；在界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；在第一金属栅层上形成假栅层；将假栅层、第一金属栅层、高K栅介质和界面氧化物层图案化为栅叠层；形成围绕栅叠层的栅极侧墙；形成源/漏区，去除假栅层以形成栅极开口；在第一金属栅层中注入掺杂离子；在第一金属栅层上形成第二金属栅层以填充栅极开口；以及进行退火以使掺杂离子扩散并聚积在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子。
-
公开(公告)号：CN1319151C
公开(公告)日：2007-05-30
申请号：CN200410063965.1
申请日：2004-06-30
申请人： 海力士半导体有限公司
IPC分类号： H01L21/8234 , H01L21/8242 , H01L21/336 , H01L21/322 , H01L21/324
CPC分类号： H01L21/28141 , H01L21/3144 , H01L21/3185 , H01L27/1052 , H01L27/10873
摘要： 公开了一种制造半导体器件的方法，该方法包括如下步骤：在衬底的单元区和外围区中形成栅极；在栅极和衬底上沉积缓冲氧化物层；对衬底的最终结构退火；在缓冲氧化物层上沉积氮化物间隔层；在氮化物间隔层上沉积氧化物间隔层；在衬底的外围区形成氧化物间隔；除去残留在单元区中的氧化物间隔层。在沉积缓冲氧化物层后另外进行退火步骤，以提高面间表面特性和膜的质量，以便阻止氧化蚀刻剂在湿法浸泡工艺中渗透到硅衬底中。阻止在硅衬底中产生不必要的空隙。
-
公开(公告)号：CN107452673A
公开(公告)日：2017-12-08
申请号：CN201710172840.X
申请日：2017-03-22
申请人： 格罗方德半导体公司
IPC分类号： H01L21/768
CPC分类号： H01L21/28141 , H01L21/31111 , H01L21/31144 , H01L21/76816 , H01L45/1691 , H01L21/76838
摘要： 本发明涉及一种形成用于心轴及非心轴互连线的自对准连续性区块的方法，其中，在集成电路中形成用于互连线的图案的方法包含：提供一结构，其具有第一光刻堆叠、心轴层及设置于介电堆叠上面的图案层。图案化该结构以在该心轴层中形成数个心轴以及设置间隔体层于该心轴上面。蚀刻该间隔体层以形成设置于该心轴的侧壁上的数个间隔体。该间隔体及心轴界定贝塔及伽马区域。贝塔区域包括贝塔区块掩模部以及伽马区域包括该图案层的伽马区块掩模部。该方法也包括蚀刻在该贝塔区块掩模部上面的贝塔柱体以及蚀刻在该伽马区块掩模部上面的伽马柱体。该方法也包括蚀刻该结构以在该图案层中形成一图案，该图案包括该伽马及贝塔区块掩模部。
-
公开(公告)号：CN103681279A
公开(公告)日：2014-03-26
申请号：CN201210356635.6
申请日：2012-09-21
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
CPC分类号： H01L29/6653 , H01L21/28079 , H01L21/28141 , H01L21/2815 , H01L21/823842 , H01L27/11568 , H01L29/105 , H01L29/4983 , H01L29/66545 , H01L29/66598 , H01L29/66636 , H01L29/66659 , H01L29/66689 , H01L29/7816 , H01L29/7833 , H01L29/7843 , H01L2029/42388 , H01L29/42356 , H01L29/6656 , H01L29/78
摘要： 本申请公开了一种半导体器件及其制造方法。一示例方法可以包括：在衬底上形成第一掩蔽层；以第一掩蔽层为掩模，形成源区和漏区之一；在衬底上形成第二掩蔽层，并去除第一掩蔽层；在第二掩蔽层的侧壁上形成掩蔽侧墙；以第二掩蔽层和掩蔽侧墙为掩模，形成源区和漏区中另一个；去除掩蔽侧墙的至少一部分；以及形成栅介质层，并在第二掩蔽层或者在掩蔽侧墙的剩余部分的侧壁上以侧墙的形式形成栅导体。
-
公开(公告)号：CN103854982A
公开(公告)日：2014-06-11
申请号：CN201210505744.X
申请日：2012-11-30
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/28 , H01L21/8238
CPC分类号： H01L21/823857 , H01L21/0228 , H01L21/0254 , H01L21/266 , H01L21/28141 , H01L21/28176 , H01L21/31051 , H01L21/3212 , H01L21/3213 , H01L21/324 , H01L21/823842 , H01L29/167 , H01L29/42364 , H01L29/42372 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L29/78 , H01L21/823828
摘要： 本发明公开了一种半导体器件的制造方法，该方法包括：在半导体衬底上限定有源区；在半导体衬底的表面上形成界面氧化物层；在界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；在第一金属栅层上形成假栅层；将假栅层、第一金属栅层、高K栅介质和界面氧化物层图案化为栅叠层；形成围绕栅叠层的栅极侧墙；形成源/漏区，去除假栅层以形成栅极开口；在第一金属栅层中注入掺杂离子；在第一金属栅层上形成第二金属栅层以填充栅极开口；以及进行退火以使掺杂离子扩散并聚积在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子。
-
公开(公告)号：CN103730498A
公开(公告)日：2014-04-16
申请号：CN201210393780.1
申请日：2012-10-16
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/08 , H01L21/336
CPC分类号： H01L21/28141 , H01L29/66545 , H01L29/66621 , H01L29/66659 , H01L29/6681 , H01L29/6656 , H01L29/66568 , H01L29/78
摘要： 本发明公开了一种半导体器件，包括衬底、衬底中的源区和漏区、源区与漏区之间的衬底上的栅极堆叠结构、位于栅极堆叠结构周围的偏移侧墙，其特征在于：源区以及栅极堆叠结构关于漏区对称分布。依照本发明的半导体器件制造方法，利用偏移侧墙和栅极侧墙的双重侧墙结构形成精细的假栅极线条，并利用源极-漏极-源极的对称结构提高了器件加工的精度，整体上提高了器件可靠性，改进了性能。
-
公开(公告)号：CN100367463C
公开(公告)日：2008-02-06
申请号：CN03816143.5
申请日：2003-06-21
申请人： 因芬尼昂技术股份公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/78
CPC分类号： H01L29/66545 , H01L21/28141 , H01L29/6656 , H01L29/6659
摘要： 本发明涉及一种制造短沟道场效晶体管的方法，该方法主要包括下列步骤：形成次微影栅极牺牲层(3M)，在该次微影栅极牺牲层(3M)的侧壁处形成间隙壁(7S)，移除该次微影栅极牺牲层(3M)以形成栅极凹陷，以及在该栅极凹陷中形成栅极电介质(10)和控制层(11)。如此的结果为会形成在低于100纳米范围内的临界尺寸中具有最小波动的短沟道FET。
-
公开(公告)号：CN103730498B
公开(公告)日：2017-12-12
申请号：CN201210393780.1
申请日：2012-10-16
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/08 , H01L21/336
CPC分类号： H01L21/28141 , H01L29/66545 , H01L29/66621 , H01L29/66659 , H01L29/6681
摘要： 本发明公开了一种半导体器件，包括衬底、衬底中的源区和漏区、源区与漏区之间的衬底上的栅极堆叠结构、位于栅极堆叠结构周围的偏移侧墙，其特征在于：源区以及栅极堆叠结构关于漏区对称分布。依照本发明的半导体器件制造方法，利用偏移侧墙和栅极侧墙的双重侧墙结构形成精细的假栅极线条，并利用源极‑漏极‑源极的对称结构提高了器件加工的精度，整体上提高了器件可靠性，改进了性能。
-
公开(公告)号：CN103681279B
公开(公告)日：2016-12-21
申请号：CN201210356635.6
申请日：2012-09-21
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
CPC分类号： H01L29/6653 , H01L21/28079 , H01L21/28141 , H01L21/2815 , H01L21/823842 , H01L27/11568 , H01L29/105 , H01L29/4983 , H01L29/66545 , H01L29/66598 , H01L29/66636 , H01L29/66659 , H01L29/66689 , H01L29/7816 , H01L29/7833 , H01L29/7843 , H01L2029/42388
摘要： 本申请公开了一种半导体器件及其制造方法。一示例方法可以包括：在衬底上形成第一掩蔽层；以第一掩蔽层为掩模，形成源区和漏区之一；在衬底上形成第二掩蔽层，并去除第一掩蔽层；在第二掩蔽层的侧壁上形成掩蔽侧墙；以第二掩蔽层和掩蔽侧墙为掩模，形成源区和漏区中另一个；去除掩蔽侧墙的至少一部分；以及形成栅介质层，并在第二掩蔽层或者在掩蔽侧墙的剩余部分的侧壁上以侧墙的形式形成栅导体。
-
公开(公告)号：CN104600023A
公开(公告)日：2015-05-06
申请号：CN201410373394.5
申请日：2014-07-31
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768
CPC分类号： H01L21/76897 , H01L21/28079 , H01L21/28088 , H01L21/28141 , H01L21/31055 , H01L21/3212 , H01L21/4763 , H01L21/76816 , H01L21/76819 , H01L21/76831 , H01L21/76834 , H01L21/7684 , H01L21/76846 , H01L21/76852 , H01L21/76861 , H01L21/76865 , H01L21/76879 , H01L21/7688 , H01L21/76883 , H01L21/76885 , H01L21/823425 , H01L21/823475 , H01L21/823821 , H01L21/823828 , H01L21/823864 , H01L21/823871 , H01L21/823878 , H01L23/485 , H01L27/0924 , H01L29/41725 , H01L29/41766 , H01L29/41775 , H01L29/42372 , H01L29/435 , H01L29/4958 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/66484 , H01L29/66545 , H01L2924/0002 , H01L2924/00
摘要： 本发明公开了一种制造半导体集成电路(IC)的方法。提供了第一导电部件和第二导电部件。在第一导电部件上形成第一硬掩模(HM)。在第一和第二导电部件上方形成图案化的介电层，第一开口暴露第二导电部件。在第一开口中形成第一金属插塞以与第一导电部件接触。在第一金属插塞上形成第二HM，并且在衬底上方形成另一个图案化的介电层，第二开口暴露出第一金属插塞与第一导电部件的子集。在第二开口中形成第二金属插塞。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.012 秒)
