-
公开(公告)号：CN119815898A
公开(公告)日：2025-04-11
申请号：CN202411890060.5
申请日：2024-12-20
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本发明涉及半导体器件制备技术领域，公开了一种双层堆叠氧化物半导体器件制造方法及半导体器件，方法包括在硅衬底上形成底栅叠层并淀积第一栅介质层；在第一栅介质层上依次生长并图形化第一氧化物层和第一源漏金属层；在第一源漏金属层上沉积介质层并对介质层进行刻蚀形成通孔，在通孔内对源极金属进行沉积与光刻形成下层器件；对下层器件进行退火优化后沉积第二栅介质层，在第二栅介质层上依次生长并图形化第二氧化物层和第二源漏金属层，形成双层堆叠氧化物半导体器件。上述方法能够改善下层器件的亚阈值摆幅，提升性能并增强阈值电压稳定性，制造方法简单，成本低，具有较为广泛的应用范围。
-
公开(公告)号：CN119815892A
公开(公告)日：2025-04-11
申请号：CN202411890061.X
申请日：2024-12-20
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本申请公开了一种氧化物薄膜晶体管及其制备工艺，涉及一种电子技术领域，主要目的在于解决现有氧化物薄膜晶体管偏压稳定性较差的问题。氧化物薄膜晶体管包括：栅极隔离层、淀积于所述栅极隔离层上的氧化物沟道层、以及淀积在所述氧化物沟道层的图形周围的金属源漏层，其中，所述图形为经过覆盖层图形化后进行氧气退火处理形成的。
-
公开(公告)号：CN114156292B
公开(公告)日：2024-10-01
申请号：CN202111275086.5
申请日：2021-10-29
Applicant: 中国科学院微电子研究所
IPC: H01L27/146 , H01L31/0352 , H01L31/18
Abstract: 本发明涉及一种硅像素探测器，通过在硅像素探测器的边缘(即在环状电流收集区的外围)增加多个以间距递增方式排布的环状保护结构，降低了器件的漏电流并提高了击穿电压，从而提升了硅像素探测器在高电压工作条件下的灵敏度。
-
公开(公告)号：CN118431295A
公开(公告)日：2024-08-02
申请号：CN202410356163.7
申请日：2024-03-27
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体技术领域，以解决现有技术中传统平面OS‑TFT器件存在载流子迁移率较低，漏电增加等问题。该半导体器件包括：栅堆叠层、沟道、源区和漏区，所述沟道覆盖所述栅堆叠层，所述源区和所述漏区位于所述沟道的两侧，并覆盖部分沟道远离栅堆叠层一侧的表面，所述源区和所述漏区位于所述沟道表面部分图形化为指状结构，所述源区的指状结构与所述漏区的指状结构呈相对插指结构。半导体器件的制作方法包括上述技术方案所提的半导体器件。本发明提供的半导体器件用于降低电容器金属配线之间的寄生电容。
-
公开(公告)号：CN113675296B
公开(公告)日：2024-04-02
申请号：CN202110796275.0
申请日：2021-07-14
Applicant: 中国科学院微电子研究所
IPC: H01L31/18 , H01L31/105
Abstract: 本发明提供了一种硅基探测器的制造方法及用于其的热处理装置，该制造方法包括：提供经流片完成后的探测器晶圆；将所述探测器晶圆进行真空加热处理。该制造方法通过增加真空加热处理工艺，对经流片完成后的探测器晶圆进行热处理，因而能够降低探测器晶圆的暗电流，并提高其击穿电压，提高了器件性能。
-
Patent Agency Ranking
公开(公告)号：CN114927589B
公开(公告)日：2023-12-19
申请号：CN202210338297.7
申请日：2022-04-01
Applicant: 中国科学院微电子研究所
IPC: H01L31/0352 , H01L31/105 , H01L31/18 , H01L21/266
Abstract: 本发明提供了一种硅基探测器及其制作方法，该硅基探测器通过设计氧化隔离层的厚度由中部凹槽处向边缘处呈递增趋势，由此使得在离子注入时，第一掺杂区边缘处的纵向掺杂深度比中间位置处的纵向掺杂深度要小，减小了注入区边缘位置处的曲率；此外缩短了注入区边缘位置硅氧界面处到第二电极层的距离，使该硅氧界面位置处固定电荷的电力线能部分终止于第二电极层处；提高了器件在受到X射线辐照总剂量效应下的击穿电压，降低器件的暗电流，使得硅基探测器具有较高的可靠性。
-
公开(公告)号：CN116613213A
公开(公告)日：2023-08-18
申请号：CN202310595999.8
申请日：2023-05-24
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供一种基于双层铁电材料的FeFET器件，包括：衬底；介质隔离层，形成于所述衬底上；金属背栅，形成于所述介质隔离层的中间区域，呈脊条形结构；铁电栅介质层，覆于所述金属背栅和介质隔离层的表面；应力层，覆于所述铁电栅介质层的表面；铁电沟道层，设置于所述应力层表面的中心区域；源极，设置于所述应力层和铁电沟道层表面的部分区域；以及漏极，设置于所述应力层和铁电沟道层表面的部分区域，与所述源极对称设置于器件两侧。同时本公开还提供一种上述FeFET器件的制备方法。
-
公开(公告)号：CN116387159A
公开(公告)日：2023-07-04
申请号：CN202310262826.4
申请日：2023-03-14
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/786
Abstract: 本发明涉及一种背栅氧化物半导体器件采用低温、低压引发的氢自掺杂效应的退火方法，将背栅氧化物半导体器件置于低压、低温的氧气氛围中进行退火；其中，退火温度为200‑350℃，退火气体压强为0.5‑10mbar，氧气在源漏电极的遮蔽下自对准地修复所述背栅氧化物半导体器件的沟道、栅介质层界面中的缺陷。本发明采用低温低压氧气退火能够优化器件关态漏电的同时，利用氢自掺杂效应提升了器件的载流子迁移率与开态电流；同时该优化方法是一种自对准工艺，能分别优化沟道区域和源漏区域的接触电阻。
-
公开(公告)号：CN108428634B
公开(公告)日：2022-02-22
申请号：CN201810136625.9
申请日：2018-02-09
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , B82Y40/00 , B82Y10/00
Abstract: 本申请提供了一种垂直纳米线晶体管与其制作方法。该制作方法包括：步骤S1，提供基底；步骤S2，刻蚀去除部分的基底，得到衬底与位于衬底表面上的多个间隔的纳米线，各纳米线包括从下至上依次连接的至少一个子纳米线，各子纳米线从下至上依次连接的第一端部、中间部以及第二端部，其中，与衬底连接的子纳米线通过第一端部与衬底连接。该制作方法使得导电沟道的质量与纳米线的界面特性均较好。
-
公开(公告)号：CN113471295A
公开(公告)日：2021-10-01
申请号：CN202110587221.3
申请日：2021-05-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/786 , H01L29/423 , H01L21/34 , B82Y10/00 , B82Y40/00
Abstract: 本发明涉及一种氧化物半导体器件，其包括绝缘衬底；绝缘衬底上相对设置由一源极及一漏极；纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；所述纳米片堆栈部包括：多个金属氧化物半导体纳米片竖直堆叠形成纳米堆栈部，所述金属氧化物半导体纳米片两端分别嵌入所述源极、漏极；环绕式栅极，其环绕于纳米堆栈部中多个金属氧化物半导体纳米片的周围。新型结构环栅型OS‑TFT(GAA OS‑TFT)设计可以显著提升器件的亚阈值特性、电流开关比与短沟道效应；利用多层纳米片和支撑结构相结合的设计可以显著提升器件的工作电流；器件的制备工艺与主流CMOS工艺兼容且工序简单；环栅器件结构设计，可以显著提升沟道载流子迁移率，提高器件电学性能，还能提高器件的可靠性与稳定性。
-
-
-
-
-
-
-
-
-
Search Results
160
records
(took 0.036 seconds)
