公开(公告)号：CN116387159A

公开(公告)日：2023-07-04

申请号：CN202310262826.4

申请日：2023-03-14

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 许高博 ,  颜刚平 ,  宋智雨 ,  杨尚博 ,  殷华湘 ,  王桂磊 ,  赵超

IPC: H01L21/336 ,  H01L29/786

Abstract: 本发明涉及一种背栅氧化物半导体器件采用低温、低压引发的氢自掺杂效应的退火方法，将背栅氧化物半导体器件置于低压、低温的氧气氛围中进行退火；其中，退火温度为200‑350℃，退火气体压强为0.5‑10mbar，氧气在源漏电极的遮蔽下自对准地修复所述背栅氧化物半导体器件的沟道、栅介质层界面中的缺陷。本发明采用低温低压氧气退火能够优化器件关态漏电的同时，利用氢自掺杂效应提升了器件的载流子迁移率与开态电流；同时该优化方法是一种自对准工艺，能分别优化沟道区域和源漏区域的接触电阻。

公开(公告)号：CN116190455A

公开(公告)日：2023-05-30

申请号：CN202310244548.X

申请日：2023-03-14

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 许高博 ,  颜刚平 ,  杨尚博 ,  宋智雨 ,  殷华湘 ,  王桂磊 ,  赵超

IPC: H01L29/786 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明提出一种背栅氧化物半导体器件及其制备方法，采用自然氧化方法形成源漏电极的自然氧化层，实现了源极、漏极与金属钝化层的电学隔离，不再需要在源漏极与钝化层间设置offset，具备尺寸微缩潜力；同时，由于不再需要在源漏极与钝化层间设置offset，金属钝化层可以覆盖OS沟道的全部上表面，从而可以夺取更多OS材料中的氧，OS沟道中产生大量的氧空位，使得其与源极、漏极接触区域载流子浓度升高，因此具备优异的载流子迁移率。

公开(公告)号：CN115985915A

公开(公告)日：2023-04-18

申请号：CN202211484334.1

申请日：2022-11-24

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 宋智雨 ,  许高博 ,  颜刚平 ,  杨尚博 ,  殷华湘 ,  罗军

IPC: H01L27/12 ,  H01L21/77

Abstract: 本发明涉及一种垂直围栅薄膜晶体管及其制备方法，一种垂直围栅薄膜晶体管，自下往上依次包括：衬底；隔离层，其设置在衬底上；源极层，其设置到隔离层上；环状薄膜沟道，其垂直设置在源极层上；漏极层，其设置在筒状薄膜沟道上部；垂直围栅，其填充环状薄膜沟道的内部以及覆盖所述环状沟道的侧壁。本发明使用金属侧墙作为牺牲层，起到刻蚀过程中保护下层薄膜以及沟道释放的牺牲层作用，半导体侧墙作为沟道，通过将牺牲层腐蚀掉，使得片状或柱状半导体侧墙沟道立于上下的源漏金属之间，再填充栅介质和栅金属实现全包围栅结构，并且沟道是垂直方向的，且沟道的制备工艺也无需外延，使用PVD、CVD或者ALD即可。

公开(公告)号：CN115768109A

公开(公告)日：2023-03-07

申请号：CN202211335668.2

申请日：2022-10-28

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 宋智雨 ,  许高博 ,  颜刚平 ,  杨尚博 ,  殷华湘 ,  罗军

IPC: H10B12/00

Abstract: 本发明涉及一种垂直环栅的晶体管、无电容存储器结构及其制备方法。无电容存储器结构自下而上包括：衬底；隔离层；读取位线层；设置在读取位线层上表面的柱状第一堆叠结构，其由第一沟道层、读取字线层和第一硬掩模层堆叠而成；第一栅介质层，其包围设置在第一堆叠结构的侧表面、上表面及读取位线层的上表面；覆盖第一栅介质层表面的第一栅极层；设置在第一栅极层上表面的柱状第二堆叠结构，其由第二沟道层、写入位线层和第二硬掩模层自下而上依次堆叠而成；第二栅介质层，其包围设置在第二堆叠结构的侧表面、上表面及第一栅极层的上表面；以及第二栅极层。本发明解决了沟道水平设置导致集成密度低的问题，同时还增强了栅极对导电沟道的控制能力。

公开(公告)号：CN114864583A

公开(公告)日：2022-08-05

申请号：CN202210514715.3

申请日：2022-05-12

Applicant: 中国科学院微电子研究所

Inventor： 杨尚博 ,  许高博 ,  殷华湘 ,  罗军

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本发明涉及一种无电容DRAM单元结构及制造方法。一种无电容DRAM单元结构包括由下至上依次堆叠的：半导体衬底、第一隔离层、下部源漏层、下部有源区、下部栅介质层、下部栅电极层、第二隔离层、上部源漏层、上部有源区层、上部栅介质层、上部栅电极层；下部源漏层包括被第一凹槽间隔开的下部源极和下部漏极，第一凹槽底部与第一隔离层接触；上部源漏层包括被第二凹槽间隔开的上部源极和上部漏极，第二凹槽底部与第二隔离层接触；下部栅电极层与上部源漏层通过设置于第二隔离层内的接触孔电连接。本发明的DRAM单元结构中上下两个晶体管完全重叠，节约了单元面积，提高了集成密度，并且可以实现栅电极光刻板的复用，减少制造成本。