-
公开(公告)号：CN104282568B
公开(公告)日：2018-07-13
申请号：CN201310282319.3
申请日：2013-07-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78 , H01L29/06
摘要： 本发明提供了一种半导体结构的制造方法。在衬底上形成一层石墨烯，形成伪栅、侧墙、源/漏区、源/漏延伸区，刻蚀源/漏区暴露出的石墨烯，形成第一介质层，再去除伪栅以及伪栅下面的石墨烯，形成栅介质层和栅电极，形成第二介质层，最后刻蚀接触孔，填充接触孔以形成接触塞。相应地，本发明还提供了一种半导体结构，利于减小源/漏延伸区的寄生电阻和寄生电容。
-
公开(公告)号：CN102299096B
公开(公告)日：2017-08-01
申请号：CN201010215145.5
申请日：2010-06-22
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/768 , H01L23/528
CPC分类号： H01L23/485 , H01L21/0337 , H01L21/31144 , H01L21/76816 , H01L29/7833 , H01L2924/0002 , H01L2924/00
摘要： 半导体器件的接触的制造方法以及具有该接触的半导体器件，所述方法在源/漏区上形成了下部为多个接触孔、上部为沟槽接触的接触结构，所述接触孔具有较小的孔径，所述沟槽接触具有较大的接触面积，孔径较小的接触孔与接触面积较大的沟槽接触，易于和上层的金属层相连接，从而提高了接触的导电性能，进而提高了器件的整体性能。
-
公开(公告)号：CN103681382B
公开(公告)日：2017-06-13
申请号：CN201210333073.3
申请日：2012-09-10
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/60 , H01L23/485
摘要： 本申请公开了一种半导体器件及其制造方法。一种示例方法可以包括：在半导体衬底上形成栅极和源/漏区；在所述源/漏区上外延生长牺牲源/漏；在半导体衬底上形成层间电介质层，并对其进行平坦化，以露出牺牲源/漏；以及去除至少一部分牺牲源/漏，并在去除所述至少一部分牺牲源/漏而形成的孔中填充导电材料。
-
公开(公告)号：CN103077919B
公开(公告)日：2017-04-12
申请号：CN201110329579.2
申请日：2011-10-26
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/762 , H01L27/12
摘要： 本发明实施例公开了一种半导体器件的制造方法，包括：提供超薄SOI衬底以及超薄SOI衬底的顶层硅上的栅区；在栅区两侧的顶层硅中形成至少暴露栅区下的顶层硅的侧壁的开口；在所述开口中、栅区下的顶层硅的侧壁上形成金属硅化物层；以金属材料填充所述开口，形成源漏区。通过在栅区下的顶层硅侧壁形成金属硅化物减小沟道的寄生电阻，此外，填充金属材料形成源漏区加强了对沟道的应力作用，更进一步提高了器件的性能。
-
公开(公告)号：CN102956451B
公开(公告)日：2017-02-01
申请号：CN201110236626.9
申请日：2011-08-17
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/28 , H01L21/336
CPC分类号： H01L29/456 , H01L21/28518 , H01L29/6653 , H01L29/66545 , H01L29/6656
摘要： 本发明公开了一种半导体器件的制造方法，包括：提供衬底，以及衬底上的栅区和栅区两侧的半导体区；在所述栅区的侧壁上形成覆盖部分半导体区的牺牲侧墙；在所述牺牲侧墙之外的半导体区以及栅区上形成金属层；去除牺牲侧墙；进行退火，金属层与半导体区反应，从而在半导体区上形成金属半导体化合物层；去除未反应的金属层。通过该牺牲侧墙的厚度将金属层与器件的沟道及栅区隔开一段距离，从而降低金属层扩散对沟道及栅区的影响，提高器件的性能。
-
公开(公告)号：CN103855027B
公开(公告)日：2017-01-25
申请号：CN201210520949.5
申请日：2012-12-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78 , H01L29/423
CPC分类号： H01L29/66545 , H01L21/2815 , H01L29/0649 , H01L29/6653 , H01L29/66795 , H01L29/6681 , H01L29/785
摘要： 公开了一种FinFET及其制造方法，其中该制造FinFET的方法，包括：形成半导体鳍片；形成源区和漏区中的一个；形成牺牲侧墙；以牺牲侧墙作为掩模，形成源区和漏区中的另一个；去除牺牲侧墙；以及采用栅堆叠替代牺牲侧墙，该栅堆叠包括栅极导体和栅极电介质，栅极电介质将栅极导体与半导体鳍片隔开。
-
公开(公告)号：CN103545215B
公开(公告)日：2016-06-29
申请号：CN201210247385.2
申请日：2012-07-17
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78 , H01L29/423 , H01L29/51
CPC分类号： H01L29/66477 , H01L21/2815 , H01L29/517 , H01L29/66545 , H01L29/66628 , H01L29/66636 , H01L29/66772 , H01L29/7848 , H01L29/78618 , H01L29/78639 , H01L29/78654
摘要： 本申请公开了一种半导体器件及其制造方法。一示例方法包括：在衬底上依次形成牺牲层和半导体层；在半导体层上形成第一掩蔽层；以第一掩蔽层为掩模，形成进入衬底的开口；经由所述开口，选择性去除至少一部分牺牲层，并在其中填充绝缘体材料；在所述开口中形成源区和漏区之一；在衬底上形成第二掩蔽层；以第二掩蔽层为掩模，形成源区和漏区中另一个；去除第二掩蔽层的一部分；以及形成栅介质层，并在第二掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
-
公开(公告)号：CN103681461B
公开(公告)日：2016-06-01
申请号：CN201210333470.0
申请日：2012-09-10
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/768 , H01L21/8234 , H01L27/088
摘要： 本申请公开了一种半导体器件结构及其制作方法。根据一示例，该方法包括：在衬底上设置有源区；在衬底上形成至少一条连续的栅极线，所述栅极线经由栅介质层与有源区相交；绕所述栅极线形成电介质侧墙；在所述栅极线的两侧，在有源区中形成源/漏区；形成与源/漏区电接触的接触部；在第一预定区域处，在接触部中形成沟槽，所述沟槽并未切断接触部；以及在第二预定区域处，实现器件间电隔离，被隔离的栅极线部分形成相应单元器件的栅极。
-
公开(公告)号：CN102738117B
公开(公告)日：2016-05-04
申请号：CN201110092126.2
申请日：2011-04-13
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/532 , H01L21/768
摘要： 一种互连结构及其形成方法，所述互连结构包括：半导体衬底；形成于所述半导体衬底上的介质层，所述介质层上形成有开口；覆盖所述开口的底部和侧壁的阻挡层；填充所述开口的填充金属，所述填充金属位于所述阻挡层上且其上表面与所述介质层的上表面齐平；所述阻挡层的材料包括碳、掺碳铜、掺碳硅铜、石墨、碳纳米管薄膜、钌其中一种或任意几种的组合。本发明有利于减小互连结构的电阻，避免或减弱电迁移现象。
-
公开(公告)号：CN102956703B
公开(公告)日：2016-03-30
申请号：CN201110254340.3
申请日：2011-08-31
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L21/761 , H01L21/336
CPC分类号： H01L21/84 , H01L27/1203 , H01L29/78648
摘要： 本发明公开了一种半导体器件及其制造方法，该半导体器件包括：SOI晶片，其包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；在SOI晶片中形成的相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的各自的背栅；以及浅沟槽隔离，形成在所述相邻的MOSFET之间以隔开该相邻的MOSFET；其中，所述相邻的MOSFET还包括位于所述背栅的下方的所述半导体衬底中的公共背栅隔离区，所述公共背栅隔离区与所述相邻的MOSFET的背栅之间形成PNP结或NPN结。根据本发明，相邻的MOSFET之间除了通过浅沟槽隔离实现背栅隔离之外，还进一步通过背栅和背栅隔离区中形成的PNP结或NPN结进行隔离，从而使得半导体器件具有更好的绝缘效果，大大降低了半导体器件被意外击穿的可能性。
-
-
-
-
-
-
-
-
-
搜索结果
331 条记录 (耗时 0.045 秒)
