公开(公告)号：CN105826361B

公开(公告)日：2019-06-04

申请号：CN201610034267.1

申请日：2016-01-19

申请人： 国际商业机器公司

发明人： E·莱奥班顿

IPC分类号： H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/785 ,  H01L21/02233 ,  H01L21/30604 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/6681

摘要： 本发明涉及半导体器件及其制造方法。本发明的实施例包括用于制造半导体器件和产生的结构的方法。该方法包括提供衬底。该方法包括在衬底上形成鳍片。该方法包括在鳍片和衬底上形成虚拟栅极。该方法包括蚀刻没有位于虚拟栅极下方的鳍片的部分。该方法包括在鳍片的暴露侧面上外延形成掺杂的源极和漏极区域。该方法包括在虚拟栅极的暴露侧面上形成绝缘间隔物。该方法包括形成与掺杂的源极和漏极区域邻近的一个或多个金属区域。

公开(公告)号：CN105190853B

公开(公告)日：2019-02-22

申请号：CN201480023493.9

申请日：2014-10-23

申请人： 格罗方德半导体股份有限公司

发明人： S·K·卡纳卡萨巴帕西 ,  S·A·西格 ,  T·E·斯坦达尔特 ,  Y·尹

IPC分类号： H01L21/336 ,  H01L29/423

CPC分类号： H01L27/0886 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/6681 ,  Y02P80/30

摘要： 诸如通过在反应离子蚀刻期间交替气体来循环地交替蚀刻剂，交替地并循环地对形成finFET的鳍的半导体材料和介于所述鳍之间的局部隔离材料的交错的结构执行蚀刻。当半导体材料和局部隔离材料的一个在半导体材料和局部隔离材料的另一个之上突起一段预设的距离时，优选将蚀刻剂替换。由于突起的表面比凹进的表面蚀刻得更快，整体蚀刻处理加快，并且以更少的时间完成，使得对其它材料(蚀刻剂对其选择性不理想)的侵蚀减少并且允许改进对沟槽的蚀刻以形成改进的隔离结构。

公开(公告)号：CN105280709B

公开(公告)日：2018-08-28

申请号：CN201510312395.3

申请日：2015-06-09

申请人： 格罗方德半导体公司

发明人： B·J·帕夫拉克

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/775 ,  H01L21/335 ,  H01L21/336

CPC分类号： H01L29/66818 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/6681 ,  H01L29/775 ,  H01L29/7854 ,  H01L29/78618 ,  H01L29/78696

摘要： 本发明涉及形成具有栅极环绕沟道配置的纳米线装置的方法以及纳米线装置。一种示例方法包括围绕鳍片形成至少一个外延半导体覆盖材料层并图案化该覆盖材料以及该鳍片，从而导致该图案化鳍片位于该图案化覆盖材料下，其中，该图案化覆盖材料具有上部以及自该上部向下延伸的多个基本垂直取向的支腿。该方法还包括相对该图案化覆盖材料选择性移除该图案化鳍片，环绕该覆盖材料的至少部分形成牺牲栅极结构，在各该基本垂直取向的支腿上形成外延半导体源/漏区，以及围绕该覆盖材料的至少部分形成最终栅极结构。

公开(公告)号：CN105225951B

公开(公告)日：2018-08-10

申请号：CN201410240693.1

申请日：2014-05-30

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 赵杰 ,  曾以志

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/0653 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02219 ,  H01L21/02222 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/02323 ,  H01L21/02326 ,  H01L21/02343 ,  H01L21/30604 ,  H01L21/3105 ,  H01L21/31053 ,  H01L21/32134 ,  H01L21/7682 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823821 ,  H01L21/823864 ,  H01L21/823878 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6681

摘要： 一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有若干分立的鳍部；形成横跨所述鳍部的侧壁和顶部表面的伪栅；采用流动性化学气相沉积工艺形成覆盖所述伪栅和半导体衬底的前驱材料层，所述前驱材料层的表面高于伪栅的顶部表面；对所述前驱材料层进行退火工艺，将前驱材料层转化为介质层，所述介质层中形成有空洞；平坦化所述介质层，暴露出伪栅的表面；采用含氧去离子水对平坦化后的介质层进行处理，消除介质层中的空洞；去除所述伪栅，形成凹槽；在凹槽中形成金属栅极。本发明的方法消除了鳍式场效应晶体管制作过程中介质层产生的空洞。

公开(公告)号：CN107851613A

公开(公告)日：2018-03-27

申请号：CN201680041494.5

申请日：2016-07-08

申请人： 高通股份有限公司

发明人： Y·刘 ,  S·S·宋 ,  K·利姆

IPC分类号： H01L21/8238 ,  H01L27/02 ,  H01L27/092

CPC分类号： H01L29/4238 ,  G06F17/5077 ,  H01L21/3043 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823871 ,  H01L23/5386 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/6681

摘要： 一种制造器件的方法包括执行栅极切割来切割栅极线(114)以创建第一栅极区(114a)和第二栅极区(114b)。该方法进一步包括沉积导电材料(108)以形成用于连接第一栅极区和第二栅极区的导电跨接结构。

公开(公告)号：CN107768367A

公开(公告)日：2018-03-06

申请号：CN201610956886.6

申请日：2016-11-03

申请人： 台湾积体电路制造股份有限公司

发明人： 王仲盛 ,  张骏伟 ,  施教仁 ,  刘胜峯

IPC分类号： H01L27/02 ,  H01L27/088

CPC分类号： H01L29/1037 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/76224 ,  H01L29/0653 ,  H01L29/66803 ,  H01L29/6681 ,  H01L29/66818 ,  H01L29/7851 ,  H01L29/7853 ,  H01L29/7854 ,  H01L27/0248 ,  H01L27/0251 ,  H01L27/0886

摘要： 一种半导体组件包括具有衬底主要表面的衬底、位于衬底主要表面上且具有与衬底主要表面相隔一距离的第二主要表面的介电材料、以及自衬底主要表面延伸穿过介电材料的多个鳍，其中多个鳍包括第一鳍子集以及第二鳍子集，与第二鳍子集相比，第一鳍子集位于较靠近多个鳍的中心，且第一鳍子集的每一鳍在操作半导体组件期间所产生热量少于第二鳍子集的每一鳍在操作半导体组件期间所产生的热量。

公开(公告)号：CN104851806B

公开(公告)日：2018-01-26

申请号：CN201410184599.9

申请日：2014-05-04

申请人： 台湾积体电路制造股份有限公司

发明人： 傅劲逢 ,  严佑展 ,  李佳颖

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/41783 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/32115 ,  H01L21/76879 ,  H01L21/76897 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/267 ,  H01L29/4175 ,  H01L29/42364 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/66606 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/7851

摘要： 本发明的一些实施例涉及一种形成晶体管或其他半导体器件的源极/漏极自对准接触件的方法。该方法包括在衬底上方形成一对栅极结构，以及在该对栅极结构之间形成源极/漏极区。该方法还包括形成布置在源极/漏极区上方并且横向布置在该对栅极结构的邻近的侧壁之间的牺牲源极/漏极接触件。该方法还包括形成延伸在牺牲源极/漏极接触件和该对栅极结构上方的介电层。该介电层不同于牺牲源极/漏极接触件。该方法还包括去除该介电层中位于牺牲源极/漏极接触件上方的部分并且随后去除牺牲源极/漏极接触件以形成凹槽，以及用导电材料填充凹槽以形成源极/漏极接触件。

公开(公告)号：CN107492549A

公开(公告)日：2017-12-19

申请号：CN201610407330.1

申请日：2016-06-12

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 林曦 ,  沈忆华 ,  潘见

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L29/201 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02546 ,  H01L21/31116 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823468 ,  H01L21/823814 ,  H01L21/823821 ,  H01L27/0886 ,  H01L29/161 ,  H01L29/267 ,  H01L29/66356 ,  H01L29/6681 ,  H01L29/66818 ,  H01L29/7391 ,  H01L29/785 ,  H01L27/0924

摘要： 一种晶体管及形成方法，包括：提供衬底，衬底表面具有鳍部；形成位于鳍部表面的栅极结构，栅极结构横跨鳍部，覆盖鳍部顶部和侧壁的部分表面；在栅极结构一侧的鳍部内形成第一掺杂层；形成第一材料层之后，在栅极结构另一侧的鳍部内形成第二掺杂层。本发明技术方案通过先后两次工艺步骤，分别形成第一掺杂层和第二掺杂层，使第一掺杂层和第二掺杂层形成步骤相互独立，从而有利于扩大第一掺杂层和第二掺杂区对材料和掺杂性质的选择范围，有利于提高所形成晶体管性能。

公开(公告)号：CN104137265B

公开(公告)日：2017-11-17

申请号：CN201180076423.6

申请日：2011-12-22

申请人： 英特尔公司

发明人： B·塞尔

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/823431 ,  H01L21/02532 ,  H01L21/30604 ,  H01L21/3083 ,  H01L21/823412 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/16 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/66818 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/7853

摘要： 本发明描述了具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法。例如，半导体器件包括设置于衬底之上的半导体主体。栅极电极堆叠体设置于半导体主体的一部分之上，以限定半导体主体中的位于栅极电极堆叠体下方的沟道区。在栅极电极堆叠体的两侧上的半导体主体中限定了源极区和漏极区。侧壁间隔体设置于邻近栅极电极堆叠体处，并且设置于源极区和漏极区的仅一部分上。相较于半导体主体的沟道区的高度和宽度，源极区和漏极区的位于侧壁间隔体下方的部分具有更大的高度和宽度。

公开(公告)号：CN107275331A

公开(公告)日：2017-10-20

申请号：CN201710540962.X

申请日：2013-06-20

申请人： 英特尔公司

发明人： R·皮拉里塞泰 ,  S·H·宋 ,  N·戈埃尔 ,  J·T·卡瓦列罗斯 ,  S·达斯古普塔 ,  V·H·勒 ,  W·拉赫马迪 ,  M·拉多萨夫列维奇 ,  G·杜威 ,  H·W·田 ,  N·慕克吉 ,  M·V·梅茨 ,  R·S·周

IPC分类号： H01L27/092 ,  H01L29/06 ,  H01L29/423 ,  H01L29/66 ,  H01L29/775 ,  H01L29/78 ,  H01L29/786 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02 ,  H01L21/8258

CPC分类号： H01L21/845 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02639 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/092 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/6653 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/775 ,  H01L29/78 ,  H01L29/785 ,  H01L29/7853 ,  H01L29/78696

摘要： 提供了一种沟槽限定的选择性外延生长工艺，其中，在沟槽的限定内进行半导体器件层的外延生长。在实施例中，制作沟槽，使其包括设置在所述沟槽的底部的原来的平面半导体种子表面。可以使包围种子表面的半导体区域相对于种子表面凹陷，其中，将隔离电介质设置到所述半导体区域上，以包围所述半导体种层并形成沟槽。在形成沟槽的实施例中，可以将牺牲硬掩模鳍状物覆盖到电介质内，之后对所述电介质平面化，以暴露出所述硬掩模鳍状物，之后去除所述硬掩模鳍状物，以暴露出所述种子表面。通过选择性异质外延从所述种子表面形成半导体器件层。在实施例中，通过使隔离电介质的顶表面凹陷来从所述半导体器件层形成非平面器件。在实施例中，可以由所述半导体器件层来制作具有高载流子迁移率的非平面CMOS器件。