-
公开(公告)号：CN110071168B
公开(公告)日：2022-08-16
申请号：CN201910109659.3
申请日：2013-09-27
Applicant: 英特尔公司
Inventor： R·皮拉里塞泰 , S·达斯古普塔 , N·戈埃尔 , V·H·勒 , M·拉多萨夫列维奇 , G·杜威 , N·慕克吉 , M·V·梅茨 , W·拉赫马迪 , J·T·卡瓦列罗斯 , B·舒金 , H·W·肯内尔 , S·M·塞亚 , R·S·周
IPC: H01L29/06 , H01L29/26 , H01L21/336 , H01L29/78
Abstract: 说明了具有最大顺从性和自由表面弛豫的Ge和III‑V族沟道半导体器件及制造这种Ge和III‑V族沟道半导体器件的方法。例如，一种半导体器件包括布置在半导体衬底上的半导体鳍状物。半导体鳍状物具有中心突出或凹陷段，沿半导体鳍状物的长度与突出外侧段对间隔开。覆层区布置在半导体鳍状物的中心突出或凹陷段上。栅极叠置体布置在覆层区上。源极区/漏极区布置在半导体鳍状物的所述突出外侧段对中。
-
公开(公告)号：CN107995976B
公开(公告)日：2022-03-18
申请号：CN201580079992.4
申请日：2015-06-17
Applicant: 英特尔公司
Inventor： C·C·郭 , J·S·布罗克曼 , J·G·阿尔萨特维纳斯科 , K·奥乌兹 , K·P·奥布莱恩 , B·S·多伊尔 , M·L·多齐 , S·苏里 , R·S·周 , P·马吉 , R·皮拉里塞泰 , E·V·卡尔波夫
IPC: G06F7/58
Abstract: 描述了一种装置，包括：磁隧道结(MTJ)器件，其具有其自由磁性层和固定磁性层的平面外磁化，并且被配置为具有远离中心并且较接近该MTJ器件的切换阈值的磁化偏移；以及逻辑单元，其用于根据MTJ器件的电阻状态产生随机数。
-
-
公开(公告)号：CN107039515B
公开(公告)日：2021-05-25
申请号：CN201710000739.6
申请日：2011-12-19
Applicant: 英特尔公司
IPC: H01L29/775 , H01L29/786 , H01L21/335 , G05F3/02 , B82Y10/00 , H01L29/06 , H01L29/20
Abstract: 本发明描述了适合于高电压和高频率操作的晶体管，特别是高电压场效应晶体管。在衬底上垂直地或水平地设置纳米线。所述纳米线的纵向长度被限定到第一半导体材料的沟道区中，源极区与所述沟道区的第一端电耦合，漏极区与所述沟道区的第二端电耦合，并且非本征漏极区设置于所述沟道区与漏极区之间。所述非本征漏极区的带隙比所述第一半导体的带隙宽。包括栅极导体和栅极绝缘体的栅极堆叠体同轴地完全环绕所述沟道区，漏极和源极接触部类似地也同轴地完全环绕所述漏极和源极区。
-
公开(公告)号：CN106030801B
公开(公告)日：2020-09-15
申请号：CN201480076291.0
申请日：2014-03-25
Applicant: 英特尔公司
Abstract: 公开了用于形成非平面电阻式存储器单元(例如，非平面电阻式随机存取存储器(ReRAM或RRAM)单元)的技术。对于给定的存储器单元空间，技术可以用于相对于平面电阻式存储器单元减小所涉及的形成电压要求和/或电阻(例如，在低电阻状态期间的电阻)。非平面电阻式存储器单元包括第一电极、第二电极、以及设置在第一电极与第二电极之间的开关层。在形成非平面电阻式存储器单元之后，第二电极可以实质上位于开关层的相对部分之间，并且第一电极可以实质上与开关层的至少两侧相邻。在一些情况下，氧交换层(OEL)可以设置在开关层与第一电极和第二电极中的一个电极之间，以用于例如增加将材料并入单元中的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN106887453B
公开(公告)日：2020-08-21
申请号：CN201710025642.0
申请日：2011-12-19
Applicant: 英特尔公司
IPC: H01L29/06 , H01L29/20 , H01L29/775 , H01L29/778 , H01L29/78 , H01L29/786 , H01L21/335 , B82Y10/00
Abstract: 本发明涉及Ⅲ族‑N纳米线晶体管。Ⅲ族‑N纳米线设置于衬底上。纵向长度的纳米线被限定在第一Ⅲ族‑N材料的沟道区中，源极区与沟道区的第一端电耦合，并且漏极区与沟道区的第二端电耦合。在第一Ⅲ族‑N材料上的第二Ⅲ族‑N材料用作纳米线表面上的电荷诱导层，和/或势垒层。栅极绝缘体和/或栅极导体在沟道区内完全同轴地环绕纳米线。漏极触点和源极触点可以类似地完全同轴地环绕漏极区和源极区。
-
公开(公告)号：CN111149202A
公开(公告)日：2020-05-12
申请号：CN201780095236.X
申请日：2017-12-28
Applicant: 英特尔公司
IPC: H01L27/11 , H01L27/06 , H01L21/8238
Abstract: 提供了一种设备，其包括：包括一种或多种半导体材料并且具有包含源极区和漏极区连同其间的沟道区的长度的第一晶体管主体；第一晶体管主体之上的第一电介质层；包括一种或多种半导体材料并且具有包含源极区和漏极区连同其间的沟道区的长度的第二晶体管主体，其中，第二晶体管主体位于第一电介质层之上，并且其中，第二晶体管主体的长度不与第一晶体管主体的长度平行；以及与第一晶体管主体和第二晶体管主体二者的沟道区均耦接的栅极。还公开了其他实施例并主张对这些其他实施例的权益。
-
公开(公告)号：CN106170868B
公开(公告)日：2020-02-11
申请号：CN201480076516.2
申请日：2014-03-28
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
Abstract: 描述了用于制造垂直半导体器件的深宽比捕获(ART)方法以及由此制造的垂直半导体器件。例如，一种半导体器件，包括：衬底，该衬底具有最上表面，该最上表面具有第一晶格常数。第一源极/漏极区，其被设置在衬底的最上表面上并且具有不同的第二晶格常数。垂直沟道区，其被设置在第一源极/漏极区上。第二源极/漏极区，其被设置在垂直沟道区上。栅极叠置体，其被设置在垂直沟道区的一部分上并且完全包围垂直沟道区的该一部分。
-
公开(公告)号：CN106575703B
公开(公告)日：2019-12-17
申请号：CN201480079273.8
申请日：2014-06-26
Applicant: 英特尔公司
IPC: H01L45/00
Abstract: 描述了基于氧化物的三端子电阻式开关逻辑器件和制造基于氧化物的三端子电阻式开关逻辑器件的方法。在第一示例中，三端子电阻式开关逻辑器件包括设置在衬底上方的活性区。活性区包括直接设置在金属源极区和金属漏极区之间的活性氧化物材料区。器件还包括设置在活性氧化物材料区上方的栅极电极。在第二示例中，三端子电阻式开关逻辑器件包括设置在衬底上方的活性区。活性区包括从第二氧化物材料区间隔开的第一活性氧化物材料区。器件还包括设置在第一和第二活性氧化物材料区的任一侧上的金属输入区。金属输出区设置在第一和第二活性氧化物材料区之间。
-
公开(公告)号：CN105556676B
公开(公告)日：2019-03-19
申请号：CN201380079113.9
申请日：2013-09-27
Applicant: 英特尔公司
IPC: H01L29/778
Abstract: 本发明描述了具有Ⅲ‑Ⅴ族材料有源区和渐变栅极电介质的半导体器件以及制造这种器件的方法。在示例中，半导体器件包括设置在衬底上方的Ⅲ‑Ⅴ族材料沟道区。栅极叠置体设置在所述Ⅲ‑Ⅴ族材料沟道区上。所述栅极叠置体包括直接设置在Ⅲ‑Ⅴ材料沟道区与栅极电极之间的渐变高k栅极电介质层。所述渐变高k栅极电介质层在邻近所述Ⅲ‑Ⅴ材料沟道区处具有较低的介电常数，并且在邻近所述栅极电极处具有较高的介电常数。源极区/漏极区设置在所述栅极叠置体的任一侧上。
-
-
-
-
-
-
-
-
-
Search Results
159
records
(took 0.033 seconds)
