-
公开(公告)号:CN104716170B
公开(公告)日:2019-07-26
申请号:CN201410647568.2
申请日:2005-06-02
申请人: 伊利诺伊大学评议会
IPC分类号: H01L29/41 , H01L33/36 , H01L31/0224 , H01L27/02 , H01L21/77 , H01L21/02 , H05K1/02 , H05K1/03 , H05K3/22 , H05K3/20 , B82Y10/00 , B82Y20/00 , B81B3/00
CPC分类号: H01L29/76 , B81C2201/0185 , B82Y10/00 , H01L21/02521 , H01L21/02603 , H01L21/02628 , H01L21/308 , H01L21/322 , H01L21/6835 , H01L23/02 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/29 , H01L24/32 , H01L24/80 , H01L24/83 , H01L24/94 , H01L24/97 , H01L25/0753 , H01L27/1285 , H01L27/1292 , H01L29/04 , H01L29/06 , H01L29/0665 , H01L29/0673 , H01L29/0676 , H01L29/068 , H01L29/12 , H01L29/78603 , H01L29/78681 , H01L29/78696 , H01L31/0392 , H01L31/03926 , H01L31/1804 , H01L31/1864 , H01L31/1896 , H01L33/007 , H01L33/0079 , H01L33/32 , H01L2221/68368 , H01L2221/68381 , H01L2224/03 , H01L2224/0332 , H01L2224/0345 , H01L2224/03614 , H01L2224/0362 , H01L2224/05073 , H01L2224/05082 , H01L2224/05124 , H01L2224/05144 , H01L2224/05155 , H01L2224/05166 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05555 , H01L2224/05644 , H01L2224/05666 , H01L2224/08225 , H01L2224/2919 , H01L2224/32225 , H01L2224/80 , H01L2224/80006 , H01L2224/80121 , H01L2224/80862 , H01L2224/80895 , H01L2224/83 , H01L2224/83005 , H01L2224/83121 , H01L2224/83192 , H01L2224/83193 , H01L2224/8385 , H01L2224/83862 , H01L2224/9202 , H01L2224/94 , H01L2224/95 , H01L2224/97 , H01L2924/00012 , H01L2924/01032 , H01L2924/0665 , H01L2924/10253 , H01L2924/10329 , H01L2924/12032 , H01L2924/12036 , H01L2924/12041 , H01L2924/12042 , H01L2924/12043 , H01L2924/12044 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13063 , H01L2924/13091 , H01L2924/14 , H01L2924/1461 , H01L2924/15159 , H01L2924/15162 , H01L2924/15788 , H01L2924/1579 , Y02E10/547 , Y02P70/521 , Y10S977/707 , Y10S977/724 , H01L2924/00014 , H01L2924/00
摘要: 本发明提供用于制造可印刷半导体元件并将可印刷半导体元件组装至基片表面上的方法。本发明的方法和设备组件能在含有聚合物材料的基片上产生多种柔性电子和光电子器件以及器件阵列。本发明还提供能在拉伸状态下具有良好性能的可拉伸半导体元件及可拉伸电子器件。
-
公开(公告)号:CN106298646B
公开(公告)日:2019-07-02
申请号:CN201610685365.1
申请日:2016-08-17
申请人: 深圳市华星光电技术有限公司
发明人: 甘启明
IPC分类号: H01L21/77
CPC分类号: H01L27/1288 , H01L21/0273 , H01L21/308 , H01L21/31144 , H01L21/32139 , H01L21/77 , H01L29/66765 , H01L29/66969
摘要: 本发明提供一种TFT基板的制作方法,该方法通过半色调光罩或灰阶光罩图案化钝化层,进而通过一道光罩就可以制得像素电极过孔和沟槽图案化的钝化层,接着在沟槽图案化的钝化层上直接顺势沉积透明导电材料,即可制得像素电极,该像素电极无需光罩进行图案化,整个TFT基板的制作只需要3道光罩即可完成,且不需要采用氧化铟锡剥离技术,制作难度低,效率高。
-
公开(公告)号:CN105097542B
公开(公告)日:2018-11-16
申请号:CN201410220030.3
申请日:2014-05-22
申请人: 中芯国际集成电路制造(上海)有限公司
发明人: 韩秋华
IPC分类号: H01L21/336 , H01L21/28
CPC分类号: H01L27/0924 , H01L21/265 , H01L21/30604 , H01L21/3065 , H01L21/308 , H01L21/31055 , H01L21/31111 , H01L21/32134 , H01L21/76224 , H01L21/823821 , H01L21/823878 , H01L27/0922 , H01L29/0653 , H01L29/66545 , H01L29/66795 , H01L29/6681 , H01L29/785
摘要: 本发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。本发明的半导体器件的制造方法,通过在形成伪栅极和栅极侧壁之前控制浅沟槽隔离的厚度,可以保证伪栅极和栅极侧壁具有良好的形貌,通过在形成伪栅极和栅极侧壁之后、形成金属栅极之前,去除沟道区域的一定厚度的浅沟槽隔离,可以保证鳍型结构达到预定高度以及最终形成的金属栅极具有良好的形貌,因此,相对于现有技术,可以提高半导体器件的性能和良率。本发明的电子装置,使用了上述半导体器件,因而同样具有上述优点。
-
公开(公告)号:CN108538786A
公开(公告)日:2018-09-14
申请号:CN201710943288.X
申请日:2017-10-11
申请人: 三星电子株式会社
IPC分类号: H01L21/8234 , H01L27/088
CPC分类号: H01L21/823807 , G06F7/505 , G06F17/5081 , G06F2217/84 , H01L21/30608 , H01L21/308 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823878 , H01L23/535 , H01L27/0924 , H01L29/0653 , H01L29/0847 , H01L29/1037 , H01L29/66545
摘要: 本发明提供一种半导体装置及其制造方法。在制造半导体装置的方法中,在衬底上形成第一有源鳍片至第三有源鳍片。第一有源鳍片至第三有源鳍片中的每一个在第一方向上延伸,且第二有源鳍片、第一有源鳍片及第三有源鳍片在第二方向上以此顺序设置,第二方向与第一方向交叉。使用第一蚀刻掩模来移除第二有源鳍片,第一蚀刻掩模覆盖第一有源鳍片及第三有源鳍片。使用第二蚀刻掩模来移除第三有源鳍片,第二蚀刻掩模覆盖第一有源鳍片及衬底的被移除第二有源鳍片的一部分。在第一有源鳍片上形成第一栅极结构。在与第一栅极结构相邻的第一有源鳍片的一部分上形成第一源极/漏极层。本发明的半导体装置可具有高的集成度及小的面积。
-
公开(公告)号:CN103824812B
公开(公告)日:2018-06-22
申请号:CN201310444504.8
申请日:2013-09-23
IPC分类号: H01L21/8238 , H01L27/146
CPC分类号: H01L21/823814 , H01L21/02532 , H01L21/26513 , H01L21/266 , H01L21/3065 , H01L21/308 , H01L21/823878 , H01L27/092 , H01L29/161 , H01L29/6656
摘要: 本发明涉及一种用于平面衬底的双外延CMOS集成。本发明公开一种集成电路结构及相关方法。形成与在集成电路中的n型和p型区域二者之上的栅极电极相邻的硅锗区域。通过光刻而图案化的硬掩模然后保护在p型区域之上的结构而甚至在栅极电极上的侧壁间隔物上的硬掩模的剩余物之下从n型区域之上选择性地去除硅锗。外延生长与栅极电极相邻的硅锗碳取代去除的硅锗,并且在去除在p型区域结构之上的剩余硬掩模之前执行源极/漏极延伸注入。
-
公开(公告)号:CN105226113B
公开(公告)日:2018-06-01
申请号:CN201510398065.0
申请日:2015-07-09
申请人: 苏州阿特斯阳光电力科技有限公司
IPC分类号: H01L31/0236 , H01L31/0232 , H01L31/054 , H01L21/306 , H01L21/308 , H01L31/18 , B82Y40/00
CPC分类号: H01L31/02363 , B82Y40/00 , C01B33/02 , C01P2004/03 , H01L21/306 , H01L21/30604 , H01L21/308 , H01L31/0232 , H01L31/0236 , H01L31/054 , H01L31/1804
摘要: 本发明公开了一种晶体硅太阳能电池的绒面结构,所述绒面结构主要由复数个类似倒金字塔的微结构构成;所述类似倒金字塔的微结构的下部为倒棱锥结构,其上部为倒圆台结构;所述类似倒金字塔的微结构的顶部选自圆形、椭圆形或由多条曲线围成的闭合图形中的一种或几种。实验证明:相对于发明专利申请WO2014120830(A1)公开的绒面结构,本发明的电池片的转换效率可提高0.25~0.4%左右,取得了意想不到的效果。
-
公开(公告)号:CN108028198A
公开(公告)日:2018-05-11
申请号:CN201680049206.0
申请日:2016-08-23
申请人: 株式会社ADEKA
IPC分类号: H01L21/308 , H01L21/306 , H01L21/3205 , H01L21/3213 , H01L21/768 , H01L23/532
CPC分类号: C23F1/20 , C23F1/26 , H01L21/306 , H01L21/308 , H01L21/3205 , H01L21/3213 , H01L21/32134 , H01L21/768 , H01L23/532 , H01L23/53214 , H01L23/53257
摘要: 本发明的目的在于,提供一种蚀刻液组合物以及包括使用该蚀刻液的步骤的蚀刻方法,所述蚀刻液组合物能够对具有包含钛系层以及铜系层的层叠体的被蚀刻材料的钛系层以及铜系层一并进行蚀刻,即使连续使用,也能得到所期望的剖面形状的细线。为了达成上述目的,本发明提供一种蚀刻液组合物以及包括使用该蚀刻液组合物的步骤的蚀刻方法,所述蚀刻液组合物包含:(A)过氧化氢0.1~15质量%;(B)氟化物离子供给源0.01~1质量%;(C)以有机磺酸换算计,由下述通式(I)表示的有机磺酸化合物或其盐0.1~20质量%;(D)由唑系化合物以及结构中具有含有一个以上的氮原子且具有三个双键的六元杂环的化合物中选择的至少一种化合物0.01~5质量%以及(E)水。(式中,R表示碳原子数1~4的烷基、碳原子数1~4的羟基烷基、碳原子数6~10的芳基、碳原子数6~10的羟基芳基。)。
-
公开(公告)号:CN107742607A
公开(公告)日:2018-02-27
申请号:CN201710767049.3
申请日:2017-08-31
申请人: 重庆中科渝芯电子有限公司
IPC分类号: H01L21/306 , H01L21/308 , H01L23/64
CPC分类号: H01L21/3065 , H01L21/308 , H01L28/20
摘要: 本发明公开了一种用ICP干法刻蚀制作薄膜电阻的方法,其特征在于,包括:衬底介质层、薄膜电阻层、掩蔽层、介质层、隔离层和金属层。进行以下步骤:1)在衬底介质层上淀积一层电阻薄膜层。2)在所述电阻薄膜层上淀积一层掩蔽层。3)通过ICP干法刻蚀的方法去除电阻薄膜层和掩蔽层,形成电阻图形。4)在所述电阻图形上淀积一层介质层。利用光刻刻蚀工艺去除多余的介质层,保留端头介质层。5)利用刻蚀工艺去除薄膜电阻层上多余的掩蔽层,保留端头介质层保护下的掩蔽层。6)在电阻图形上淀积隔离层,并在电阻端头刻蚀形成连接孔。7)淀积金属层,填充连接孔,引出电阻。
-
公开(公告)号:CN104733291B
公开(公告)日:2018-01-26
申请号:CN201410795211.9
申请日:2014-12-18
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/027 , H01L21/768
CPC分类号: H01L21/76816 , H01L21/02104 , H01L21/0274 , H01L21/0332 , H01L21/0337 , H01L21/30604 , H01L21/308 , H01L21/3086 , H01L21/31111 , H01L21/31116 , H01L21/31144 , H01L21/76802
摘要: 一种形成目标图案的方法包括利用第一掩模在衬底上方形成多条线并且在衬底上方、多条线上方和多条线的侧壁上形成第一间隔件层。多条线被去除,从而在衬底上方提供图案化的第一间隔件层。该方法还包括在衬底上方、图案化的第一间隔件层上方和图案化的第一间隔件层的侧壁上形成第二间隔件层,并利用第二掩模在第二间隔件层上方形成图案化的材料层。借此,图案化的材料层和第二间隔件层共同地限定多个沟槽。本发明涉及用于集成电路图案化的方法。
-
公开(公告)号:CN104380471B
公开(公告)日:2017-10-27
申请号:CN201380031045.9
申请日:2013-06-06
IPC分类号: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC分类号: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
摘要: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
-
-
-
-
-
-
-
-