公开(公告)号：CN104380194B

公开(公告)日：2019-05-31

申请号：CN201380031543.3

申请日：2013-04-15

申请人： 布鲁尔科技公司

发明人： 王玉宝 ,  M·A·霍基 ,  D·J·古尔瑞罗 ,  V·克里西那莫西 ,  R·C·考克斯

IPC分类号： G03F1/38 ,  H01L21/027

CPC分类号： B81C1/0038 ,  B81B1/00 ,  B81C1/00031 ,  B81C2201/0149 ,  G03F7/0002 ,  G03F7/26 ,  H01L21/02126 ,  H01L21/02216 ,  H01L21/02282 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31144 ,  Y10T428/24612 ,  Y10T428/24802

摘要： 提供了用于导向自组装图案化技术的组合物，其在工艺中无需独立的减反射涂层和刷中性层。还提供导向自组装的方法，其中可将自组装材料，例如导向自组装嵌段共聚物,直接施涂到硅硬掩模中性层，然后自组装以形成所需的图案。本文还批露了导向自组装图案化的结构。

公开(公告)号：CN109637926A

公开(公告)日：2019-04-16

申请号：CN201811561845.2

申请日：2016-08-11

申请人： 应用材料公司

发明人： P·K·库尔施拉希萨 ,  段子青 ,  K·T·纳拉辛哈 ,  K·D·李 ,  金柏涵

IPC分类号： H01L21/02 ,  H01L21/033 ,  H01L21/3065 ,  C23C16/32 ,  C23C16/505

CPC分类号： H01L21/0338 ,  C23C16/32 ,  C23C16/505 ,  H01L21/02112 ,  H01L21/02274 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/3065

摘要： 本公开的实施例大体而言涉及集成电路制造。更具体而言，本文所述实施例提供用于在基板上沉积硼‑碳膜的技术。在一实施例中，提供处理基板的方法。方法包含使含烃气体混合物流动至具有基板定位于内的处理腔室的处理容积，其中基板经加热达约400℃至约700℃的基板温度；使含硼气体混合物流动至处理容积；及在处理容积内产生RF等离子体，以于加热基板上沉积硼‑碳膜，其中硼‑碳膜具有约200GPa至约400GPa的弹性模量和约‑100MPa至约100MPa的应力。

公开(公告)号：CN109216168A

公开(公告)日：2019-01-15

申请号：CN201810082395.2

申请日：2018-01-29

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲 ,  陈界得

IPC分类号： H01L21/033 ,  H01L21/3213

CPC分类号： H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/32139 ,  H01L27/10855 ,  H01L27/10894

摘要： 本发明公开了一种图案化方法，其包括：先在目标层上形成硬掩模层、下部图案转移层及上部图案转移层。再进行第一SARP制作工艺，将上部图案转移层图案化成上部图案掩模。进行第二SARP制作工艺，将下部图案转移层图案化成下部图案掩模。上部图案掩模及下部图案掩模定义孔图案。在孔图案中填充介电层。介电层及上部图案掩模被回蚀直到下部图案掩模被暴露。下部图案掩模被去除，形成岛状图案。再以岛状图案作为蚀刻硬掩模，将硬掩模层图案化成硬掩模图案。再以硬掩模图案作为蚀刻硬掩模，将目标层图案化成目标图案。

公开(公告)号：CN109023311A

公开(公告)日：2018-12-18

申请号：CN201810585572.9

申请日：2014-09-29

申请人： 朗姆研究公司

发明人： 斯利士·K·雷迪 ,  季春海 ,  陈欣怡 ,  普拉莫德·苏布拉莫尼姆

IPC分类号： C23C16/505 ,  C23C16/26

CPC分类号： H01L21/0332 ,  C23C16/505 ,  C23C16/515 ,  H01L21/02115 ,  H01L21/02274

摘要： 提供了使用等离子体增强化学气相沉积形成高蚀刻选择性、低应力的可灰化硬膜的方法。在某些实施方式中，所述方法涉及在使用双射频等离子体源沉积可灰化硬膜期间在保持高频射频功率恒定的同时使低频射频功率脉动。根据各种实施方式，低频射频功率可以在非零水平之间脉动或者通过开启和关闭低频射频功率而脉动。所得的沉积的高选择性可灰化硬膜由于一个或多个因素可以具有减小的应力，这些因素包括在可灰化硬膜上减少的离子和原子轰击以及陷入可灰化硬膜中更低水平的氢。

公开(公告)号：CN108735581A

公开(公告)日：2018-11-02

申请号：CN201710239765.4

申请日：2017-04-13

申请人： 清华大学 ,  鸿富锦精密工业(深圳)有限公司

发明人： 陈墨 ,  李群庆 ,  张立辉 ,  肖小阳 ,  张金 ,  范守善

IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L29/786 ,  H01L21/336 ,  B82Y40/00 ,  B82Y10/00

CPC分类号： H01L21/2855 ,  H01L21/0332 ,  H01L21/0337 ,  H01L29/41733 ,  H01L29/78696

摘要： 本发明涉及一种纳米级沟道的制备方法，其包括以下步骤：提供一基底，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层，且所述纳米线结构夹于该第一光刻胶层和第二光刻胶层之间，所述纳米线结构包括至少一纳米线；在所述第一光刻胶层和第二光刻胶层上设置至少一凹槽，并使得该凹槽处对应的基底表面暴露，所述纳米线部分暴露并悬空于所述凹槽处，该悬空的纳米线的两端均夹于所述第一光刻胶层和第二光刻胶层之间；以悬空的纳米线作掩模，向暴露的基底表面沉积一薄膜层，所述悬空的纳米线投影于暴露的基底表面上未沉积薄膜层的区域，即为纳米级沟道。

公开(公告)号：CN108701587A

公开(公告)日：2018-10-23

申请号：CN201780013847.5

申请日：2017-01-26

申请人： 东京毅力科创株式会社

发明人： 尼哈尔·莫汉蒂 ,  利奥尔·胡利 ,  杰弗里·史密斯 ,  理查德·法雷尔

IPC分类号： H01L21/027 ,  G03F7/16 ,  H01L21/28

CPC分类号： H01L21/02359 ,  C23C16/45525 ,  H01L21/02175 ,  H01L21/02186 ,  H01L21/02282 ,  H01L21/02307 ,  H01L21/02315 ,  H01L21/02334 ,  H01L21/0234 ,  H01L21/0332

摘要： 本文的技术提供了用于沉积旋涂金属材料的方法以创建在沉积物中没有空隙的金属硬掩模(MHM)结构。这包括有效旋涂沉积TiOx、ZrOx、SnOx、HFOx、TaOx等。这样的材料可有助于提供材料蚀刻耐性的差异以进行差异化。通过使旋涂金属硬掩模(MHM)能够与多线层一起使用，可以有效地使用基于狭缝的或自对准阻挡的策略。本文的技术包括确定填充给定浮雕图案中的特定开口的填充材料，改变开口内的表面的表面能值使得液体形式的填充材料与侧壁或底表面之间的界面的接触角值能够实现无间隙或无空隙的填充。

公开(公告)号：CN108231551A

公开(公告)日：2018-06-29

申请号：CN201710851861.4

申请日：2017-09-19

申请人： 台湾积体电路制造股份有限公司

发明人： 刘朕与 ,  张庆裕 ,  林进祥

IPC分类号： H01L21/027

CPC分类号： H01L21/02216 ,  C08G77/16 ,  C08G77/26 ,  C08G77/52 ,  C08G77/70 ,  C08G77/80 ,  C09D183/08 ,  H01L21/02126 ,  H01L21/02282 ,  H01L21/0274 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/31111 ,  H01L21/0275

摘要： 提供一种半导体装置及其制作方法，包含形成硅基树脂于基板上。在多种实施例中，硅基树脂包含硝基苯甲基。在一些实施例中，进行烘烤制程以交联硅基树脂。之后图案化交联的硅基树脂，并采用图案化的交联的硅基树脂作为蚀刻掩模，并蚀刻下方层。在多种例子中，以射线源照射交联的硅基树脂，使交联的硅基树脂解交联。在一些实施例中，采用有机溶液移除解交联的硅基树脂。

公开(公告)号：CN108074799A

公开(公告)日：2018-05-25

申请号：CN201710840745.2

申请日：2017-09-18

申请人： 格芯公司

发明人： 荻野敦史

IPC分类号： H01L21/033 ,  H01L21/311

CPC分类号： H01L27/1116 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31144 ,  H01L27/0207 ,  H01L27/1104 ,  H01L27/11582 ,  H01L28/00

摘要： 提供了使用半双向图案化制造集成电路器件的器件和方法。一种方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；图案化第一组线；在第一组线之间图案化第二组线；蚀刻以限定第一组和第二组线的组合；沉积第二光刻叠层；沿垂直于第一和第二组线的方向图案化第三组线；蚀刻以限定第三组线，留下OPL；在OPL上沉积间隔物；蚀刻间隔物，留下垂直间隔物组；以及使用第三硬掩模层和垂直间隔物组作为掩模蚀刻第二硬掩模层。

公开(公告)号：CN107731665A

公开(公告)日：2018-02-23

申请号：CN201711116157.0

申请日：2017-11-13

申请人： 睿力集成电路有限公司

发明人： 不公告发明人

IPC分类号： H01L21/027 ,  H01L21/033

CPC分类号： H01L21/0274 ,  H01L21/0332

摘要： 本发明提供一种集成电路间距倍增方法、用于集成电路制造的间距倍增掩膜及集成电路制造方法，其中的集成电路间距倍增方法，包括：形成多个占位部件于衬底上，每两个占位部件之间由一个占位沟槽隔开，所述占位部件包括牺牲层以及覆盖于牺牲层顶部的阻挡层；沉积用于形成间隔部件的间隔材料层；移除占位部件以及部分的间隔材料层，保留占位部件两侧壁的间隔材料层形成间隔部件。本发明可形成表面平整和垂直度高的间隔部件，且具有间距可控性。

公开(公告)号：CN104733291B

公开(公告)日：2018-01-26

申请号：CN201410795211.9

申请日：2014-12-18

申请人： 台湾积体电路制造股份有限公司

发明人： 吴杰翰 ,  李忠儒 ,  蔡政勋 ,  谢铭峰 ,  刘如淦 ,  包天一 ,  眭晓林

IPC分类号： H01L21/027 ,  H01L21/768

CPC分类号： H01L21/76816 ,  H01L21/02104 ,  H01L21/0274 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76802

摘要： 一种形成目标图案的方法包括利用第一掩模在衬底上方形成多条线并且在衬底上方、多条线上方和多条线的侧壁上形成第一间隔件层。多条线被去除，从而在衬底上方提供图案化的第一间隔件层。该方法还包括在衬底上方、图案化的第一间隔件层上方和图案化的第一间隔件层的侧壁上形成第二间隔件层，并利用第二掩模在第二间隔件层上方形成图案化的材料层。借此，图案化的材料层和第二间隔件层共同地限定多个沟槽。本发明涉及用于集成电路图案化的方法。