公开(公告)号：CN110168698B

公开(公告)日：2024-03-22

申请号：CN201780079463.3

申请日：2017-11-16

申请人： 应用材料公司

发明人： M·嘉德瑞 ,  S·慕克吉 ,  P·P·杰哈 ,  D·帕德希 ,  段子青 ,  A·B·玛里克

IPC分类号： H01L21/02 ,  H01L21/768

摘要： 本文中公开的实施方式涉及用于形成存储器器件的方法，且更具体地涉及用于在存储器器件中在存储器材料之上形成电介质封闭层的改进的方法。在一个实施方式中，所述方法包括：在比存储器材料的热预算的温度要低的温度下在存储器材料之上热沉积第一材料；将所述第一材料暴露于氮等离子体以将氮掺入在所述第一材料中；和重复所述热沉积和氮等离子体操作以在所述存储器材料之上形成密封的保形电介质封闭层。因此，形成在所述存储器材料之上的具有密封的保形电介质封闭层的存储器器件。

公开(公告)号：CN110945642B

公开(公告)日：2023-10-03

申请号：CN201880037482.4

申请日：2018-06-12

申请人： 应用材料公司

发明人： 巫勇 ,  陈一宏 ,  江施施 ,  段子青 ,  A·B·玛里克 ,  S·冈迪科塔

IPC分类号： H01L21/768 ,  H01L21/285 ,  H01L21/02

摘要： 描述了用于以无缝钨填充物来填充基板特征的方法。所述方法包括沉积钨膜、将钨膜氧化成氧化钨柱、将氧化钨膜还原成无缝钨间隙填充物，且可选地在钨间隙填充物上沉积额外的钨。

公开(公告)号：CN108807264B

公开(公告)日：2023-09-12

申请号：CN201810410364.5

申请日：2018-05-02

申请人： 应用材料公司

发明人： A·B·玛里克 ,  P·曼纳 ,  陈一宏 ,  段子青 ,  程睿 ,  江施施

IPC分类号： H01L21/768

摘要： 描述了形成自对准图案的方法。在图案化膜上沉积膜材料以填充和覆盖由所述图案化膜形成的特征。使所述膜材料凹入到低于所述图案化膜的顶部的水平。通过暴露于金属前驱物来将所述凹入膜转化为金属膜，接着所述金属膜体积膨胀。

公开(公告)号：CN109643639B

公开(公告)日：2023-08-11

申请号：CN201780052875.8

申请日：2017-09-05

申请人： 应用材料公司

发明人： 程睿 ,  段子青 ,  M·嘉德瑞 ,  P·P·杰哈 ,  A·B·玛里克 ,  D·帕德希

IPC分类号： H01L21/02

摘要： 本文描述的实施方式总体涉及集成电路的制造，具体地涉及在半导体基板上沉积硼掺杂的非晶硅层。在一个实施方式中，提供一种在基板上形成硼掺杂的非晶硅层的方法。所述方法包括在基板上沉积预定厚度的牺牲电介质层；通过去除所述牺牲电介质层的部分以暴露所述基板的上表面而在所述基板上形成图案化特征；在所述图案化特征和所述基板的暴露上表面上保形地沉积预定厚度的硼掺杂的非晶硅层；以及使用各向异性蚀刻工艺从所述图案化特征的上表面和所述基板的所述上表面选择性地去除所述硼掺杂的非晶硅层，以提供填充在由所述硼掺杂的非晶硅层形成的侧壁间隔件内的所述图案化特征。

公开(公告)号：CN110168698A

公开(公告)日：2019-08-23

申请号：CN201780079463.3

申请日：2017-11-16

申请人： 应用材料公司

发明人： M·嘉德瑞 ,  S·慕克吉 ,  P·P·杰哈 ,  D·帕德希 ,  段子青 ,  A·B·玛里克

IPC分类号： H01L21/02 ,  H01L21/768

摘要： 本文中公开的实施方式涉及用于形成存储器器件的方法，且更具体地涉及用于在存储器器件中在存储器材料之上形成电介质封闭层的改进的方法。在一个实施方式中，所述方法包括：在比存储器材料的热预算的温度要低的温度下在存储器材料之上热沉积第一材料；将所述第一材料暴露于氮等离子体以将氮掺入在所述第一材料中；和重复所述热沉积和氮等离子体操作以在所述存储器材料之上形成密封的保形电介质封闭层。因此，形成在所述存储器材料之上的具有密封的保形电介质封闭层的存储器器件。

公开(公告)号：CN108807264A

公开(公告)日：2018-11-13

申请号：CN201810410364.5

申请日：2018-05-02

申请人： 应用材料公司

发明人： A·B·玛里克 ,  P·曼纳 ,  陈一宏 ,  段子青 ,  程睿 ,  江施施

IPC分类号： H01L21/768

CPC分类号： H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/3215 ,  H01L21/76877 ,  H01L21/76889 ,  H01L21/76802 ,  H01L21/76838

摘要： 描述了形成自对准图案的方法。在图案化膜上沉积膜材料以填充和覆盖由所述图案化膜形成的特征。使所述膜材料凹入到低于所述图案化膜的顶部的水平。通过暴露于金属前驱物来将所述凹入膜转化为金属膜，接着所述金属膜体积膨胀。

公开(公告)号：CN108369921A

公开(公告)日：2018-08-03

申请号：CN201680072132.2

申请日：2016-12-05

申请人： 应用材料公司

发明人： Z·J·叶 ,  塙广二 ,  J·C·罗查-阿尔瓦雷斯 ,  P·曼纳 ,  M·W·蒋 ,  A·高 ,  王文佼 ,  林永景 ,  P·K·库尔施拉希萨 ,  韩新海 ,  金柏涵 ,  K·D·李 ,  K·T·纳拉辛哈 ,  段子青 ,  D·帕德希

IPC分类号： H01L21/683 ,  H05H1/46 ,  H01J49/10 ,  H01L21/687

CPC分类号： H01L21/6833 ,  C23C16/4586 ,  C23C16/509 ,  H01J37/32091 ,  H01L21/02274 ,  H01L21/0262 ,  H01L21/28556

摘要： 公开对于静电夹盘的方法与设备的技术，此静电夹盘适合在高操作温度下操作。在一个示例中，提供一种基板支撑组件。基板支撑组件包含实质上碟形的陶瓷主体，陶瓷主体具有上表面、圆柱侧壁以及下表面。上表面经配置以支撑基板于上表面上，以在真空处理腔室中处理基板。圆柱侧壁界定陶瓷主体的外直径。下表面与上表面相对地设置。电极被设置在陶瓷主体中。电路被电连接至电极。电路包含DC夹紧电路、第一RF驱动电路以及第二RF驱动电路。DC夹紧电路、第一RF驱动电路以及第二RF驱动电路电耦合至电极。

公开(公告)号：CN116546817A

公开(公告)日：2023-08-04

申请号：CN202310532735.8

申请日：2018-05-22

申请人： 应用材料公司

发明人： 陈一宏 ,  段子青 ,  A·B·玛里克 ,  K·陈

IPC分类号： H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40

摘要： 描述半导体器件(例如，3D‑NAND)中字线分离的方法。金属膜沉积在字线中及在间隔开的氧化物层的堆叠的表面上。通过高温氧化及蚀刻氧化物，或通过以单层方式氧化表面及蚀刻氧化物的低温原子层蚀刻，来移除金属膜。在移除金属覆盖层之后，字线被金属膜填充。

公开(公告)号：CN110678972B

公开(公告)日：2023-06-20

申请号：CN201880029923.6

申请日：2018-06-05

申请人： 应用材料公司

发明人： 陈一宏 ,  巫勇 ,  秦嘉政 ,  吕新亮 ,  斯里尼瓦·甘迪科塔 ,  段子青 ,  阿卜希吉特·巴苏·马尔利克

IPC分类号： H01L21/768 ,  H01L21/3205 ,  H01L21/02 ,  H10B41/20

摘要： 用于形成3D‑NAND器件的方法包括使多晶Si层凹陷到间隔的氧化物层下方的某一深度。在所述间隔的氧化物层上而不是在凹陷的多晶Si层上形成衬垫。在所述衬垫上的间隙中沉积金属层以形成字线。

公开(公告)号：CN109637926B

公开(公告)日：2023-05-12

申请号：CN201811561845.2

申请日：2016-08-11

申请人： 应用材料公司

发明人： P·K·库尔施拉希萨 ,  段子青 ,  K·T·纳拉辛哈 ,  K·D·李 ,  金柏涵

IPC分类号： H01L21/02 ,  H01L21/033 ,  H01L21/3065 ,  C23C16/32 ,  C23C16/505

摘要： 本公开的实施例大体而言涉及集成电路制造。更具体而言，本文所述实施例提供用于在基板上沉积硼‑碳膜的技术。在一实施例中，提供处理基板的方法。方法包含使含烃气体混合物流动至具有基板定位于内的处理腔室的处理容积，其中基板经加热达约400℃至约700℃的基板温度；使含硼气体混合物流动至处理容积；及在处理容积内产生RF等离子体，以于加热基板上沉积硼‑碳膜，其中硼‑碳膜具有约200GPa至约400GPa的弹性模量和约‑100MPa至约100MPa的应力。