公开(公告)号：CN108389812A

公开(公告)日：2018-08-10

申请号：CN201810102012.3

申请日：2018-02-01

申请人： 株式会社日立国际电气

发明人： 大桥直史

IPC分类号： H01L21/67 ,  H01L21/033

CPC分类号： C23C16/4408 ,  C23C16/04 ,  C23C16/34 ,  C23C16/45536 ,  C23C16/4586 ,  C23C16/46 ,  C23C16/513 ,  G03F7/0002 ,  G03F7/167 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/67109

摘要： 本发明涉及平版印刷用模板的制造方法、记录介质及衬底处理装置。本发明的目的在于，提供可提高模板的品质的技术。本发明的解决手段为下述技术，其具有将衬底搬入处理室的工序，所述衬底在中央具有图案形成区域、在其外周具有非接触区域；衬底载置台具有支承非接触区域的背面的凸部、和与凸部共同构成空间的底部，使衬底载置台中的凸部支承非接触区域的背面的工序；在向处理室供给第二热气体的状态下，向空间供给第一热气体从而加热衬底的工序；和在加热的工序之后，在向空间供给上述第一热气体的状态下，向处理室供给处理气体从而处理衬底的工序。

公开(公告)号：CN104425211A

公开(公告)日：2015-03-18

申请号：CN201310365836.7

申请日：2013-08-20

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 尚飞 ,  何其暘

IPC分类号： H01L21/02

CPC分类号： H01L21/0335 ,  H01L21/0337 ,  H01L21/0338

摘要： 一种半导体图形化方法，包括：提供半导体衬底，所述半导体衬底上具有功能层；在所述功能层上按预设宽度形成多个牺牲图案；获取所述牺牲图案的实际宽度和相邻所述牺牲图案的实际间距的至少其中之一；在所述牺牲图案的侧面形成侧墙，调控所述侧墙的实际宽度或者相邻所述侧墙的实际间距，直至相邻所述侧墙的实际间距相等；去除所述牺牲图案；以所述侧墙为掩模蚀刻所述功能层形成功能图案，调控所述功能层的实际宽度等于所述功能层的预设宽度。本发明所提供的半导体图形化方法形成的功能图案不存在间距奇偶效应，从而保证以后续所形成的半导体器件不出现偏差，进而提高半导体器件的有效率。

公开(公告)号：CN104347371A

公开(公告)日：2015-02-11

申请号：CN201310315297.6

申请日：2013-07-24

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 何其暘 ,  孟晓莹

IPC分类号： H01L21/28 ,  H01L21/336

CPC分类号： H01L21/0335 ,  H01L21/0338 ,  H01L21/28

摘要： 一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供衬底，所述衬底表面具有待刻蚀层；在待刻蚀层表面形成第一图形化掩膜层，所述第一图形沿第一方向的尺寸和间距等于在第一方向上待刻蚀图形的长度和间距；以第一图形化掩膜层为掩膜刻蚀待刻蚀层，形成凹槽；在衬底表面形成与第一图形化掩膜层的表面齐平的介质层；刻蚀第一图形化掩膜层和介质层，形成第二图形化掩膜层，所述第二图形沿第二方向的尺寸和间距等于在第二方向上待刻蚀图形的宽度和间距，所述待刻蚀图形的宽度小于待刻蚀图形的长度；以第二图形化掩膜层为掩膜，刻蚀待刻蚀层，形成待刻蚀图形。所述半导体结构的形成方法可以提高最终形成的待刻蚀图形的准确性。

公开(公告)号：CN101490807B

公开(公告)日：2014-07-16

申请号：CN200780026005.X

申请日：2007-07-09

申请人： 美光科技公司

发明人： 周葆所 ,  米尔扎菲尔·K·阿巴切夫 ,  阿尔达万·尼鲁曼德 ,  保罗·A·摩根 ,  孟双 ,  约瑟夫·格里利 ,  布里安·J·科帕

IPC分类号： H01L21/033 ,  H01L21/308 ,  H01L21/311

CPC分类号： H01L21/30625 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种用于对层进行图案化的方法增加使用一系列自对准间隔物在初始图案化层上方形成的特征的密度。提供待蚀刻层，然后在所述待蚀刻层上方形成例如使用光学光刻形成的初始牺牲图案化层。视实施例而定，可修整所述图案化层，然后形成并蚀刻一系列间隔物层。间隔物层的数目及其目标尺寸取决于特征密度的所期望增加。还描述一种处理过程中的半导体装置及电子系统。

公开(公告)号：CN103066005A

公开(公告)日：2013-04-24

申请号：CN201210242444.7

申请日：2012-07-12

申请人： 台湾积体电路制造股份有限公司

发明人： 解子颜 ,  张铭庆 ,  李俊鸿 ,  林益安 ,  陈德芳 ,  陈昭成

IPC分类号： H01L21/74 ,  H01L21/02

CPC分类号： H01L21/0338 ,  H01L21/0276 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/32155

摘要： 公开了一种形成集成电路的方法。在第一材料层上形成第二材料层。在第二材料层上形成具有多个第一部件的经图案化的掩模层，该多个第一部件具有第一间距P1。通过使用经图案化的掩模层作为掩模蚀刻第二材料层以在第二材料层中形成第一部件。修整经图案化的掩模层。将多种掺杂剂引入到未被经修整的图案化掩模层覆盖的第二材料层内。去除经修整的图案化掩模层以暴露出未掺杂的第二材料层。选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二部件。P2小于P1。

公开(公告)号：CN102217075A

公开(公告)日：2011-10-12

申请号：CN200980146111.0

申请日：2009-11-02

申请人： 夏普株式会社

发明人： 古川博章

IPC分类号： H01L29/786 ,  H01L21/3065 ,  H01L21/336

CPC分类号： H01L27/12 ,  H01L21/0335 ,  H01L29/0657

摘要： 本发明的半导体层(100)具备上表面(100o)、下表面(100u)以及侧面(100s)。在侧面(100s)中的侧面(100s)与上表面(100o)的边界附近部分，其切线(T1)相对于下表面(100u)的法线倾斜。在侧面(100s)中的比边界附近部分远离上表面(100o)的某部分，其切线(T2)与由下表面(100u)所规定的平面形成的角度比边界附近部分的切线(T1)与由下表面(100u)所规定的平面形成的角度大。

公开(公告)号：CN105793977B

公开(公告)日：2019-07-05

申请号：CN201480063066.3

申请日：2014-10-30

申请人： 英特尔公司

发明人： R·L·布里斯托尔 ,  J·M·布莱克韦尔 ,  A·M·迈尔斯 ,  K·J·辛格

IPC分类号： H01L21/768 ,  H01L21/60

CPC分类号： H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76801 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： 描述了用于后段(BEOL)互连的利用多色光桶的自对准过孔图案化。在示例中，用于集成电路的互连结构包括设置在衬底上方的互连结构的第一层。互连结构的第二层设置在互连结构的第一层上方。第二格栅的电介质线与第一格栅的电介质线重叠并接触，但第二格栅的电介质线与第一格栅的电介质线不同。第一电介质区和第二电介质区设置在第一格栅的金属线与第二格栅的金属线之间并且与第一格栅的电介质线的上部和第二格栅的电介质线的下部处于同一平面。第一电介质区由第一交联的可光解材料组成，并且第二电介质区由不同的第二交联的可光解材料组成。

公开(公告)号：CN108807264A

公开(公告)日：2018-11-13

申请号：CN201810410364.5

申请日：2018-05-02

申请人： 应用材料公司

发明人： A·B·玛里克 ,  P·曼纳 ,  陈一宏 ,  段子青 ,  程睿 ,  江施施

IPC分类号： H01L21/768

CPC分类号： H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/3215 ,  H01L21/76877 ,  H01L21/76889 ,  H01L21/76802 ,  H01L21/76838

摘要： 描述了形成自对准图案的方法。在图案化膜上沉积膜材料以填充和覆盖由所述图案化膜形成的特征。使所述膜材料凹入到低于所述图案化膜的顶部的水平。通过暴露于金属前驱物来将所述凹入膜转化为金属膜，接着所述金属膜体积膨胀。

公开(公告)号：CN108695162A

公开(公告)日：2018-10-23

申请号：CN201710236563.4

申请日：2017-04-12

申请人： 联华电子股份有限公司

发明人： 李昆儒 ,  许力介 ,  廖羿涵 ,  陆俊岑 ,  林志勋 ,  刘昕融

IPC分类号： H01L21/336

CPC分类号： H01L21/0338 ,  H01L21/02115 ,  H01L21/02271 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/3086 ,  H01L29/66795

摘要： 本发明公开一种鳍状结构的制造方法，包括在衬底上形成沿着第一方向延伸的图案化的触媒层与图案化的钝化层。图案化的钝化层位于图案化的触煤层上。在图案化的触媒层的至少一侧形成碳层。所述碳层包括沿着第一方向排列的多个空心碳管，其中每一空心碳管沿着第二方向延伸。进行移除工艺，以移除每个空心碳管的上部及下部中最接近衬底的部分，以使留下多个残部做为掩模层。相邻的两个残部形成沿着第二方向延伸的条形图案。移除图案化的钝化层与图案化的触媒层。将掩模层的图案转移至衬底，以形成多个鳍状结构，以及移除所述掩模层。

公开(公告)号：CN105321874B

公开(公告)日：2018-07-20

申请号：CN201410829375.9

申请日：2014-12-26

申请人： 台湾积体电路制造股份有限公司

发明人： 黄冠维 ,  李佳颖 ,  梁明中

IPC分类号： H01L21/768 ,  H01L21/027 ,  H01L21/311

CPC分类号： H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76877

摘要： 本发明提供了一种自对准双重图案化。提供了一种半导体器件及其形成方法。实施例包括目标层和位于目标层上方的掩蔽层。在掩蔽层的最上层中形成第一开口。沿着第一开口的侧壁形成间隔件，保留的第一开口具有第一图案。在掩蔽层的最上层中形成第二开口，第二开口具有第二图案。将第一图案和第二图案部分地转移至目标层。