公开(公告)号：CN101542685A

公开(公告)日：2009-09-23

申请号：CN200780043910.6

申请日：2007-11-21

Applicant: 美光科技公司

Inventor： 周葆所

IPC: H01L21/033

CPC classification number: H01L21/0338 ,  H01L21/3088

Abstract: 本发明提供一种在目标层上形成特征的方法。所述特征具有与用作掩模的抗蚀剂层的部分的临界尺寸相比减小三倍或四倍的临界尺寸。在目标层上沉积中间层，且在所述中间层上形成所述抗蚀剂层。在图案化所述抗蚀剂层之后，在所述抗蚀剂层的剩余部分的侧壁上形成第一间隔物，从而掩蔽所述中间层的部分。在所述中间层的所述部分的侧壁上形成第二间隔物。在移除所述中间层的所述部分之后，将所述第二间隔物用作掩模以在所述目标层上形成所述特征。还揭示一种部分制造的集成电路装置。

公开(公告)号：CN101490807B

公开(公告)日：2014-07-16

申请号：CN200780026005.X

申请日：2007-07-09

Applicant: 美光科技公司

Inventor： 周葆所 ,  米尔扎菲尔·K·阿巴切夫 ,  阿尔达万·尼鲁曼德 ,  保罗·A·摩根 ,  孟双 ,  约瑟夫·格里利 ,  布里安·J·科帕

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/311

CPC classification number: H01L21/30625 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种用于对层进行图案化的方法增加使用一系列自对准间隔物在初始图案化层上方形成的特征的密度。提供待蚀刻层，然后在所述待蚀刻层上方形成例如使用光学光刻形成的初始牺牲图案化层。视实施例而定，可修整所述图案化层，然后形成并蚀刻一系列间隔物层。间隔物层的数目及其目标尺寸取决于特征密度的所期望增加。还描述一种处理过程中的半导体装置及电子系统。

公开(公告)号：CN102859651A

公开(公告)日：2013-01-02

申请号：CN201180016599.2

申请日：2011-03-15

Applicant: 美光科技公司

Inventor： 法雷尔·古德 ,  周葆所 ,  方小龙 ,  其他发明人请求不公开姓名

IPC: H01L21/027 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/768 ,  H01L21/0332 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/302 ,  H01L21/32139 ,  H01L27/11521 ,  H01L27/11568

Abstract: 本发明揭示一种形成多个间隔特征的方法，其包括在下伏材料上形成牺牲硬掩膜材料。所述牺牲硬掩膜材料具有至少两个不同组成的层。去除所述牺牲硬掩膜材料的部分以在所述下伏材料上形成掩膜。所述掩膜的个别特征具有至少两个不同组成的层，其中所述个别特征中每一者的所述层中的一个层具有至少400.0MPa的拉伸固有应力。所述个别特征具有大于0.0MPa的总拉伸固有应力。当在所述下伏材料中蚀刻时使用所述掩膜，从而形成多个包含所述下伏材料的间隔特征。揭示其它实现方式。

公开(公告)号：CN101889326A

公开(公告)日：2010-11-17

申请号：CN200880119291.9

申请日：2008-10-28

Applicant: 美光科技公司

Inventor： 周葆所 ,  古尔特杰·S·桑胡 ,  阿尔达万·尼鲁曼德

IPC: H01L21/027

CPC classification number: H01L21/76885 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816

Abstract: 本发明揭示方法，例如涉及在集成电路(200)中增加经隔离特征的密度的那些方法。在一个或一个以上实施例中，提供用于形成具有经隔离特征图案的集成电路(200)的方法，所述经隔离特征图案具有比所述集成电路(200)中的经隔离特征的开始密度大2或2以上的倍数的经隔离特征的最终密度。所述方法可包含形成具有密度X的柱(122)图案，及在所述柱(122)之间形成孔(140)图案，所述孔(140)具有至少X的密度。可选择性地移除所述柱(122)以形成具有至少2X密度的孔(141)图案。在一些实施例中，为提供具有密度2X的柱图案，可例如通过在衬底(300)上进行外延沉积而在所述孔(141)图案中形成插塞(150)。在其它实施例中，可通过蚀刻将所述孔(141)图案转移到衬底(100)。

公开(公告)号：CN102859651B

公开(公告)日：2015-11-25

申请号：CN201180016599.2

申请日：2011-03-15

Applicant: 美光科技公司

Inventor： 法雷尔·古德 ,  周葆所 ,  方小龙 ,  其他发明人请求不公开姓名

IPC: H01L21/027 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/768 ,  H01L21/0332 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/302 ,  H01L21/32139 ,  H01L27/11521 ,  H01L27/11568

Abstract: 本发明揭示一种形成多个间隔特征的方法，其包括在下伏材料上形成牺牲硬掩膜材料。所述牺牲硬掩膜材料具有至少两个不同组成的层。去除所述牺牲硬掩膜材料的部分以在所述下伏材料上形成掩膜。所述掩膜的个别特征具有至少两个不同组成的层，其中所述个别特征中每一者的所述层中的一个层具有至少400.0MPa的拉伸固有应力。所述个别特征具有大于0.0MPa的总拉伸固有应力。当在所述下伏材料中蚀刻时使用所述掩膜，从而形成多个包含所述下伏材料的间隔特征。揭示其它实现方式。

公开(公告)号：CN101421824B

公开(公告)日：2012-04-11

申请号：CN200780013652.7

申请日：2007-03-05

Applicant: 美光科技公司

Inventor： 米尔扎菲尔·K·阿巴切夫 ,  克鲁帕卡尔·穆拉利·苏布拉马尼安 ,  周葆所

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31144 ,  H01L21/32139

Abstract: 本发明揭示采用修整工艺对集成电路进行临界尺寸控制的蚀刻衬底的方法。在一个实施例中，所述蚀刻方法包含：在靶层(120)上提供第一硬掩模层(130)；在所述第一硬掩模层(130)上提供第二硬掩模层(140)；在所述第二硬掩模层(140)上提供光致抗蚀剂层(150)；在所述光致抗蚀剂层(150)中形成图案；将所述图案转移到所述第二硬掩模层(140)中；以及用所述第二硬掩模层(140)顶上的所述光致抗蚀剂层(150)来修整所述第二硬掩模层(140)。在修整蚀刻期间，所述第二硬掩模层(140)的顶表面受所述光致抗蚀剂(150)保护，且所述靶层(120)受所述上覆的第一硬掩模层(130)保护，因此，所述修整蚀刻可以是腐蚀性的。

公开(公告)号：CN101416278B

公开(公告)日：2011-04-06

申请号：CN200780012525.5

申请日：2007-05-14

Applicant: 美光科技公司

Inventor： 阿尔达万·尼鲁曼德 ,  周葆所 ,  拉马康斯·阿拉帕蒂

IPC: H01L21/033 ,  H01L21/308

CPC classification number: H01L27/04 ,  H01L21/0338 ,  H01L21/3088 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种用于制造半导体装置(100)的方法包含对光致抗蚀剂材料层(111)进行图案化以形成多个心轴(124)。所述方法进一步包含通过原子层沉积(ALD)工艺在所述多个心轴(124)上沉积氧化物材料(126)。所述方法进一步包含从暴露的水平表面各向异性地蚀刻所述氧化物材料(126)。所述方法进一步包含选择性地蚀刻光致抗蚀剂材料(111)。

公开(公告)号：CN101490807A

公开(公告)日：2009-07-22

申请号：CN200780026005.X

申请日：2007-07-09

Applicant: 美光科技公司

Inventor： 周葆所 ,  米尔扎菲尔·K·阿巴切夫 ,  阿尔达万·尼鲁曼德 ,  保罗·A·摩根 ,  孟双 ,  约瑟夫·格里利 ,  布里安·J·科帕

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/311

CPC classification number: H01L21/30625 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种用于对层进行图案化的方法增加使用一系列自对准间隔物在初始图案化层上方形成的特征的密度。提供待蚀刻层，然后在所述待蚀刻层上方形成例如使用光学光刻形成的初始牺牲图案化层。视实施例而定，可修整所述图案化层，然后形成并蚀刻一系列间隔物层。间隔物层的数目及其目标尺寸取决于特征密度的所期望增加。还描述一种处理过程中的半导体装置及电子系统。

公开(公告)号：CN104064457B

公开(公告)日：2017-05-31

申请号：CN201410270158.0

申请日：2007-07-09

Applicant: 美光科技公司

Inventor： 周葆所 ,  米尔扎菲尔·K·阿巴切夫 ,  阿尔达万·尼鲁曼德 ,  保罗·A·摩根 ,  孟双 ,  约瑟夫·格里利 ,  布里安·J·科帕

IPC: H01L21/308 ,  H01L21/311

CPC classification number: H01L21/30625 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术。一种用于对层进行图案化的方法增加使用一系列自对准间隔物在初始图案化层上方形成的特征的密度。提供待蚀刻层，然后在所述待蚀刻层上方形成例如使用光学光刻形成的初始牺牲图案化层。视实施例而定，可修整所述图案化层，然后形成并蚀刻一系列间隔物层。间隔物层的数目及其目标尺寸取决于特征密度的所期望增加。还描述一种处理过程中的半导体装置及电子系统。

公开(公告)号：CN104064457A

公开(公告)日：2014-09-24

申请号：CN201410270158.0

申请日：2007-07-09

Applicant: 美光科技公司

Inventor： 周葆所 ,  米尔扎菲尔·K·阿巴切夫 ,  阿尔达万·尼鲁曼德 ,  保罗·A·摩根 ,  孟双 ,  约瑟夫·格里利 ,  布里安·J·科帕

IPC: H01L21/308 ,  H01L21/311

CPC classification number: H01L21/30625 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术。一种用于对层进行图案化的方法增加使用一系列自对准间隔物在初始图案化层上方形成的特征的密度。提供待蚀刻层，然后在所述待蚀刻层上方形成例如使用光学光刻形成的初始牺牲图案化层。视实施例而定，可修整所述图案化层，然后形成并蚀刻一系列间隔物层。间隔物层的数目及其目标尺寸取决于特征密度的所期望增加。还描述一种处理过程中的半导体装置及电子系统。