-
公开(公告)号:CN111566802B
公开(公告)日:2023-10-10
申请号:CN201880085524.1
申请日:2018-12-03
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L21/306 , H01L27/092
Abstract: 一种制造半导体器件的方法,包括:提供衬底,该衬底上具有基础鳍片结构,该基础鳍片结构包括:第一堆叠部,其用于形成第一环绕式栅极(GAA)晶体管的沟道,该第一堆叠部包括第一沟道材料;第二堆叠部,其用于形成第二GAA晶体管的沟道,该第二堆叠部包括第二沟道材料;以及牺牲部,其将第一堆叠部与第二堆叠部分开,其中,第一沟道材料、第二通道材料和牺牲材料具有彼此不同的化学组成;使基础鳍片结构的侧面露出以进行各向同性蚀刻处理,该各向同性蚀刻处理选择性地对第一沟道材料、第二沟道材料和牺牲材料中的一种进行蚀刻;以及分别在第一沟道材料和第二沟道材料周围形成第一GAA栅极结构和第二GAA栅极结构。
-
公开(公告)号:CN113841231A
公开(公告)日:2021-12-24
申请号:CN202080037122.1
申请日:2020-04-03
Applicant: 东京毅力科创株式会社
IPC: H01L21/822 , H01L27/11 , H01L21/8238
Abstract: 一种半导体器件包括电介质层和局部互连,这些电介质层和局部互连交替地堆叠在衬底上方、并且沿着该衬底的顶表面侧向延伸。这些电介质层的侧壁和这些局部互连的侧壁具有阶梯构型。这些局部互连通过电介质层彼此间隔开,并且具有未被这些电介质层覆盖的部分。该半导体器件还包括选择性地位于这些局部互连的露出的部分上方的导电层,其中,这些导电层的侧壁和这些局部互连的侧壁是共面的。该半导体器件进一步包括从这些电介质层延伸的隔离盖。这些隔离盖沿着这些导电层的侧壁和这些局部互连的侧壁定位,以便将这些导电层彼此隔开。
-
公开(公告)号:CN113016054A
公开(公告)日:2021-06-22
申请号:CN201980075002.8
申请日:2019-11-12
Applicant: 东京毅力科创株式会社
Inventor: 杰弗里·史密斯 , 安东·德维利耶 , 罗伯特·布兰特 , 约迪·格热希科维亚克 , 丹尼尔·富尔福德
IPC: H01L21/033 , H01L21/3105
Abstract: 本文的技术包括用于使在半导体器件的制造中使用的膜平坦化的方法。这种制造可以在衬底的表面上生成各结构,并且这些结构在该表面上可以具有空间可变的密度。本文的平坦化方法包括在这些结构和该衬底之上沉积第一酸不稳定性膜,该第一酸不稳定性膜填充在这些结构之间。在该第一酸不稳定性膜之上沉积第二酸不稳定性膜。在该第二酸不稳定性膜之上沉积酸源膜,该酸源膜包括生酸剂,该生酸剂被配置为响应于接收到具有预定波长的光的辐射而生成酸。将辐射图案投射在该酸源膜上方,该辐射图案在该辐射图案的预定区域处具有空间可变的强度。
-
公开(公告)号:CN107004577B
公开(公告)日:2021-02-02
申请号:CN201580067587.0
申请日:2015-09-25
Applicant: 东京毅力科创株式会社
IPC: H01L21/033
Abstract: 本文中的技术包括在用于产生硬掩模、特征、接触开口等的微加工期间用于图案化流程的间隔物处理的用途。本文中的技术包括使用侧壁间隔物以在待图案化的特征之间限定硬边界。这样的间隔物位于叠对的浮雕图案下方,使得间隔物的一部分被暴露并且保护下面的层。本文中的技术可以用于金属化,并且特别地,用于在电子装置接触部上方的第一金属层的金属化。更广泛而言,本文中的技术可以用于其中一个结构非常靠近另一个结构(例如具有次分辨率尺寸)的任何类型的关键布置。
-
公开(公告)号:CN111902909A
公开(公告)日:2020-11-06
申请号:CN201980020078.0
申请日:2019-03-19
Applicant: 东京毅力科创株式会社
IPC: H01L21/027 , H01L21/66 , H01L21/02 , G03F7/00
Abstract: 本文中的技术包括调整分配的抗蚀剂或溶剂的膜厚度的方法。本文中的技术包括通过从分配模块实时操纵衬底旋转速度、光致抗蚀剂的粘度、光致抗蚀剂内的固体的量、以及溶剂的蒸发速率来控制抗蚀剂膜的最终厚度。这包括在即将沉积在衬底上之前将较高浓度的光致抗蚀剂与稀释流体在接近分配喷嘴处混合。可以计算添加的稀释流体的量,以使光致抗蚀剂的浓度或粘度产生具有期望厚度的膜。
-
公开(公告)号:CN107430333B
公开(公告)日:2020-11-03
申请号:CN201680019819.X
申请日:2016-02-19
Applicant: 东京毅力科创株式会社
Abstract: 本文的基底图案化技术保护免于重叠对准不良。技术包括使用浮雕图案的组合,其中一个浮雕图案包括填充有特定光致抗蚀剂的开口并且这些开口的宽度不足以使得波长大于预定阈值波长的电磁辐射能够波传播。因此,大于一定波长的光化辐射不会影响这些相对小开口内的光致抗蚀剂。这些开口内填充的光致抗蚀剂可以通过部分露出的开口内的特定显影剂除去,从而有助于确保按照设计制造特征件和连接件。
-
公开(公告)号:CN111699550A
公开(公告)日:2020-09-22
申请号:CN201980012407.7
申请日:2019-03-19
Applicant: 东京毅力科创株式会社
Inventor: 杰弗里·史密斯 , 安东·J·德维莱尔 , 塔皮利·N·坎达巴拉 , 约迪·格热希科维亚克 , 尤凯鸿
IPC: H01L21/8238 , H01L27/092 , H01L21/768
Abstract: 披露了一种半导体器件,该半导体器件包括多个第一源极/漏极和在第一源极/漏极上方形成的多个第一源极/漏极(S/D)触点。该器件还包括多个第一电介质盖。该多个第一电介质盖中的每一个均定位在相应的第一S/D触点上方以覆盖该相应的第一S/D触点的顶部部分和多个侧部部分的至少一部分。该器件还包括多个第二源极/漏极和多个第二S/D触点,该多个第二源极/漏极和多个第二S/D触点在该多个第一S/D触点上方交错布置以形成阶梯构型。多个第二电介质盖在该多个第二S/D触点上方形成。该多个第二电介质盖中的每一个均定位在相应的第二S/D触点上方以覆盖该相应的第二S/D触点的顶部部分和多个侧部部分的至少一部分。
-
公开(公告)号:CN111566803A
公开(公告)日:2020-08-21
申请号:CN201880085673.8
申请日:2018-12-03
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L29/423 , H01L21/822 , H01L27/06 , H01L27/092 , H01L27/11524
Abstract: 一种制造半导体器件的方法,该方法包括:提供衬底,该衬底包括用于形成第一环绕栅极(GAA)晶体管的沟道的第一堆叠翅片结构和用于形成第二GAA晶体管的沟道的第二堆叠翅片结构,第一堆叠翅片结构包括初始体积的第一沟道材料,第二堆叠翅片结构包括初始体积的第二沟道材料;将第二沟道材料的所述初始体积相对于第一沟道材料的初始体积减小预定量,该预定量对应于第一GAA晶体管的延迟;相应地围绕所述第一沟道材料和所述第二沟道材料形成第一GAA栅极结构和第二GAA栅极结构。
-
公开(公告)号:CN110998858A
公开(公告)日:2020-04-10
申请号:CN201880052644.1
申请日:2018-08-16
Applicant: 东京毅力科创株式会社
IPC: H01L29/66 , H01L29/417 , H01L29/78 , H01L29/06
Abstract: 一种形成半导体器件的方法,包括:提供起始结构,该起始结构包括基板,在该基板上具有多个栅极区域,所述多个栅极区域与多个源极/漏极(S/D)区域交替地布置,其中,栅极区域中的每一个包括纳米沟道结构,该纳米沟道结构具有由替代栅极包围的中间部分以及由相应的栅极间隔件包围的相对端部,使得纳米沟道结构延伸通过栅极区域的替代栅极和栅极间隔件。S/D区域中的每一个包括延伸通过S/D区域的S/D结构,以连接分别设置在S/D区域的相对侧上的第一相邻栅极区域和第二相邻栅极区域的纳米沟道结构。将第一相邻栅极区域转换成包括虚设栅极结构的单扩散隔断;以及将第二相邻栅极区域转换成包括有源栅极结构的栅极区域,该有源栅极结构被配置成在第二相邻栅极区域的纳米沟道结构内产生电流沟道。
-
公开(公告)号:CN109983564A
公开(公告)日:2019-07-05
申请号:CN201780070924.0
申请日:2017-11-16
Applicant: 东京毅力科创株式会社
IPC: H01L21/3213 , H01L21/027 , H01L21/768
Abstract: 本文中公开的技术提供了一种用于衬底图案化的方法,该方法得到非均匀间距(混合间距)的线。技术还可以通过选择性地替换多线层中的材料线来实现高级图案化选项。形成具有三种不同材料的交替线的多线层。使用一个或更多个蚀刻掩模来选择性地去除至少一条未被覆盖的线而不去除其他未被覆盖的线。利用填充材料来替换去除材料。使用蚀刻掩模以及使不同材料线的抗蚀刻性不同来执行选择性去除。
-
-
-
-
-
-
-
-
-