公开(公告)号：CN105321991A

公开(公告)日：2016-02-10

申请号：CN201510278514.8

申请日：2015-05-27

申请人： 台湾积体电路制造股份有限公司

发明人： 傅劲逢 ,  陈德芳 ,  严佑展 ,  李佳颖 ,  李俊鸿 ,  林焕哲

IPC分类号： H01L29/06 ,  H01L21/027

CPC分类号： H01L21/823487 ,  H01L21/3086 ,  H01L21/3088 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/0886 ,  H01L29/0676 ,  H01L29/1037 ,  H01L29/42392 ,  H01L29/7827 ,  H01L29/78642 ,  H01L21/0274 ,  H01L29/0669

摘要： 本发明的实施例提供了一种器件，器件包括具有第一图案的第一组纳米线、具有第二图案的第二组纳米线、具有第三图案的第三组纳米线和具有第四图案的第四组纳米线，其中，第一图案、第二图案、第三图案和第四图案形成重复图案。本发明还涉及纳米线结构及其制造方法。

公开(公告)号：CN113299751A

公开(公告)日：2021-08-24

申请号：CN202110003998.0

申请日：2021-01-04

申请人： 台湾积体电路制造股份有限公司

发明人： 黄玉莲 ,  王冠人 ,  傅劲逢

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L29/417

摘要： 本公开涉及半导体器件和方法。在实施例中，一种结构，包括：栅极堆叠，位于衬底的沟道区域之上；源极/漏极区域，与沟道区域相邻；第一层间电介质(ILD)层，位于源极/漏极区域之上；硅化物，位于第一ILD层和源极/漏极区域之间，硅化物与源极/漏极区域的顶表面和源极/漏极区域的底表面接触；以及第一源极/漏极接触件，具有第一部分和第二部分，第一源极/漏极接触件的第一部分设置在硅化物与第一ILD层之间，第一源极/漏极接触件的第二部分延伸穿过第一ILD层并且与硅化物接触。

公开(公告)号：CN113270404A

公开(公告)日：2021-08-17

申请号：CN202110014896.9

申请日：2021-01-06

申请人： 台湾积体电路制造股份有限公司

发明人： 王冠人 ,  张云闵 ,  黄玉莲 ,  傅劲逢

IPC分类号： H01L27/092 ,  H01L21/8238

摘要： 本申请公开了半导体器件及方法。公开了一种半导体器件及其形成方法，该半导体器件包括延伸到源极/漏极区域中，在源极/漏极区域的最顶表面下方的源极/漏极接触件。在一个实施例中，一种半导体器件包括：半导体衬底；第一沟道区域，在半导体衬底之上；第一栅极堆叠，在半导体衬底之上并且围绕第一沟道区域的四个侧；第一外延源极/漏极区域，与第一栅极堆叠和第一沟道区域相邻；以及第一源极/漏极接触件，耦合至第一外延源极/漏极区域，第一源极/漏极接触件的最底表面延伸到第一沟道区域的最顶表面下方。

公开(公告)号：CN105280591B

公开(公告)日：2018-09-11

申请号：CN201410441782.2

申请日：2014-09-01

申请人： 台湾积体电路制造股份有限公司

发明人： 严佑展 ,  傅劲逢 ,  李佳颖

IPC分类号： H01L23/48 ,  H01L21/768

摘要： 集成电路结构包括：第一层层间电介质(ILD)、位于第一ILD中的栅极堆叠件、位于第一ILD上方的第二ILD、位于第二ILD中的接触插塞、以及位于接触插塞的相对两侧上并且与接触插塞相接触的介电保护层。接触插塞和介电保护层位于第二ILD中。介电覆盖层位于接触插塞上方并且与接触插塞相接触。本发明还涉及具有保护层的自对准互连件。

公开(公告)号：CN104851806B

公开(公告)日：2018-01-26

申请号：CN201410184599.9

申请日：2014-05-04

申请人： 台湾积体电路制造股份有限公司

发明人： 傅劲逢 ,  严佑展 ,  李佳颖

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/41783 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/32115 ,  H01L21/76879 ,  H01L21/76897 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/267 ,  H01L29/4175 ,  H01L29/42364 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/66606 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/7851

摘要： 本发明的一些实施例涉及一种形成晶体管或其他半导体器件的源极/漏极自对准接触件的方法。该方法包括在衬底上方形成一对栅极结构，以及在该对栅极结构之间形成源极/漏极区。该方法还包括形成布置在源极/漏极区上方并且横向布置在该对栅极结构的邻近的侧壁之间的牺牲源极/漏极接触件。该方法还包括形成延伸在牺牲源极/漏极接触件和该对栅极结构上方的介电层。该介电层不同于牺牲源极/漏极接触件。该方法还包括去除该介电层中位于牺牲源极/漏极接触件上方的部分并且随后去除牺牲源极/漏极接触件以形成凹槽，以及用导电材料填充凹槽以形成源极/漏极接触件。

公开(公告)号：CN105140100A

公开(公告)日：2015-12-09

申请号：CN201410808255.0

申请日：2014-12-22

申请人： 台湾积体电路制造股份有限公司

发明人： 傅劲逢 ,  陈德芳 ,  严佑展 ,  李佳颖 ,  李俊鸿 ,  林焕哲

IPC分类号： H01L21/02 ,  H01L21/77

CPC分类号： H01L21/823487 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31111 ,  H01L21/823412 ,  H01L21/823418 ,  H01L23/528 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/7827 ,  H01L29/78642 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及一种方法，包括在半导体衬底上方形成图案预留层。该半导体衬底具有主表面。执行第一自对准多重图案化工艺以图案化图案预留层。该图案预留层的剩余部分包括在平行于半导体衬底的主表面的第一方向上延伸的图案预留带。执行第二自对准多重图案化工艺以在平行于半导体衬底的主表面的第二方向上图案化图案预留层。图案预留层的剩余部分包括图案化的部件。图案化的部件用作蚀刻掩模以通过蚀刻半导体衬底来形成半导体纳米线。本发明还提供了利用上述方法形成的集成电路结构。

公开(公告)号：CN114975436A

公开(公告)日：2022-08-30

申请号：CN202210474739.0

申请日：2022-04-29

申请人： 台湾积体电路制造股份有限公司

发明人： 黄玉莲 ,  许哲铭 ,  傅劲逢 ,  林焕哲

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

摘要： 本揭示案有关于一种半导体装置与其制造方法，半导体装置包括基材、半导体鳍部、浅沟槽隔离结构、气隙间隔物、以及栅极结构。半导体鳍部自基材向上延伸。浅沟槽隔离结构横向地环绕半导体鳍部的下部。气隙间隔物介于浅沟槽隔离结构与半导体鳍部之间。栅极结构横跨半导体鳍部。

公开(公告)号：CN113178416A

公开(公告)日：2021-07-27

申请号：CN202011336019.5

申请日：2020-11-25

申请人： 台湾积体电路制造股份有限公司

发明人： 黄玉莲 ,  王冠人 ,  傅劲逢 ,  张云闵

IPC分类号： H01L21/8234 ,  H01L27/088

摘要： 本公开涉及具有包括凹入轮廓的接触部插塞的鳍式场效应晶体管器件。一种形成半导体器件的方法包括：在突出于衬底上方的鳍之上形成栅极结构；在所述栅极结构的相反侧，在所述鳍之上形成源极/漏极区域；在所述源极/漏极区域之上依次形成第一电介质层和第二电介质层；执行第一蚀刻工艺以在所述第一电介质层和所述第二电介质层中形成开口，其中，所述开口暴露下方导电特征；在执行所述第一蚀刻工艺之后，执行第二蚀刻工艺以扩大所述开口的接近所述衬底的下部；以及在所述第二蚀刻工艺之后在所述开口中形成接触部插塞。

公开(公告)号：CN104835742B

公开(公告)日：2018-08-31

申请号：CN201410169123.8

申请日：2014-04-24

申请人： 台湾积体电路制造股份有限公司

发明人： 傅劲逢 ,  严佑展 ,  柯志欣 ,  李俊鸿 ,  林焕哲 ,  张惠政

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/66545 ,  H01L21/31144 ,  H01L23/564 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供了一种形成MOSFET结构的方法。在该方法中，形成外延层。在外延层之上形成覆盖层。在外延层之上形成第一沟槽。在第一沟槽内沉积保护层。保护层的材料选自由锗和硅锗组成的组。

公开(公告)号：CN105321991B

公开(公告)日：2018-07-17

申请号：CN201510278514.8

申请日：2015-05-27

申请人： 台湾积体电路制造股份有限公司

发明人： 傅劲逢 ,  陈德芳 ,  严佑展 ,  李佳颖 ,  李俊鸿 ,  林焕哲

IPC分类号： H01L29/06 ,  H01L21/027

CPC分类号： H01L21/823487 ,  H01L21/3086 ,  H01L21/3088 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/0886 ,  H01L29/0676 ,  H01L29/1037 ,  H01L29/42392 ,  H01L29/7827 ,  H01L29/78642

摘要： 本发明的实施例提供了一种器件，器件包括具有第一图案的第一组纳米线、具有第二图案的第二组纳米线、具有第三图案的第三组纳米线和具有第四图案的第四组纳米线，其中，第一图案、第二图案、第三图案和第四图案形成重复图案。本发明还涉及纳米线结构及其制造方法。