-
公开(公告)号：CN112542377B
公开(公告)日：2024-09-24
申请号：CN202011363279.1
申请日：2015-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/308
Abstract: 一种用于自对准图案化的方法包括：提供衬底；形成包括多个芯轴部件的图案化的芯轴层，图案化的芯轴层形成在衬底上；在芯轴层上方沉积第一间隔件层，第一间隔件层包括第一类型的材料；各向异性地蚀刻第一间隔件层以在芯轴部件的侧壁上留下第一组间隔件；去除芯轴层；在第一组间隔件的剩余部分上方沉积第二间隔件层；以及各向异性地蚀刻第二间隔件层以在第一组间隔件的侧壁上形成第二组间隔件。本发明还涉及迭代自对准图案化。
-
公开(公告)号：CN108122753B
公开(公告)日：2022-08-09
申请号：CN201710368883.5
申请日：2017-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213 , H01L21/311
Abstract: 为图案化栅极，先沉积芯材并图案化芯材。在一实施例中，上述图案化芯材的方法为进行第一蚀刻工艺以得粗略的目标，接着进行蚀刻参数不同的第二蚀刻工艺以得精确的目标。芯之后可用于形成间隔物，且间隔物接着可作为图案化栅极的掩模。
-
公开(公告)号：CN114724952A
公开(公告)日：2022-07-08
申请号：CN202210069459.1
申请日：2022-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/423 , H01L29/49 , H01L29/78
Abstract: 形成半导体器件的方法包括：在突出至衬底之上的鳍上方形成金属栅极结构，金属栅极结构由层间介电(ILD)层围绕；使金属栅极结构凹进至ILD层的远离衬底的上表面下方；在凹进之后，在凹进的金属栅极结构上方形成第一介电层；在第一介电层和ILD层上方形成蚀刻停止层(ESL)；在ESL上方形成第二介电层；实施第一干蚀刻工艺以形成延伸穿过第二介电层、穿过ESL并且进入第一介电层的开口；在第一干蚀刻工艺之后，实施湿蚀刻工艺以清洁开口；以及在湿蚀刻工艺之后，实施第二干蚀刻工艺以将开口延伸穿过第一介电层。
-
公开(公告)号：CN114334804A
公开(公告)日：2022-04-12
申请号：CN202110656489.8
申请日：2021-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种形成半导体器件的方法，包括：在第一电介质层中形成第一导电特征，第一电介质层设置在衬底之上；在第一电介质层之上形成第二电介质层；使用经图案化的掩模层来蚀刻第二电介质层，以在第二电介质层中形成开口，其中，该开口使第一导电特征暴露；在蚀刻后，执行灰化工艺以去除经图案化的掩模层；在灰化工艺之后对开口进行湿法清洁，其中，该湿法清洁使开口的底部部分扩大；以及用第一导电材料来填充开口。
-
公开(公告)号：CN113948471A
公开(公告)日：2022-01-18
申请号：CN202110581823.8
申请日：2021-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及集成电路结构及其制造方法。一种方法包括在栅极结构之上沉积电介质帽盖。在源极/漏极区域之上与栅极结构相邻地形成源极/漏极接触件。氧化电介质帽盖的顶部。在氧化电介质帽盖的顶部之后，在电介质帽盖之上沉积蚀刻停止层，并在蚀刻停止层之上沉积层间电介质(ILD)层。蚀刻ILD层和蚀刻停止层以形成过孔开口，该过孔开口延伸穿过ILD层和蚀刻停止层。在过孔开口中填充源极/漏极过孔。
-
Patent Agency Ranking
公开(公告)号：CN113948467A
公开(公告)日：2022-01-18
申请号：CN202110475799.X
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及半导体器件及其制造方法。一种方法包括：在半导体衬底之上形成栅极结构；在所述栅极结构之上形成蚀刻停止层并且在所述蚀刻停止层之上形成层间电介质ILD层；执行第一蚀刻工艺以形成穿过所述ILD层延伸到所述蚀刻停止层的栅极接触件开口，使得所述蚀刻停止层的侧壁在所述栅极接触件开口中被暴露；氧化所述蚀刻停止层的暴露侧壁；在氧化所述蚀刻停止层的暴露侧壁之后，执行第二蚀刻工艺以加深所述栅极接触件开口；以及在经加深的栅极接触件开口中形成栅极接触件。
-
公开(公告)号：CN106158600A
公开(公告)日：2016-11-23
申请号：CN201510193323.1
申请日：2015-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/308
CPC classification number: H01L21/0337
Abstract: 一种用于自对准图案化的方法包括：提供衬底；形成包括多个芯轴部件的图案化的芯轴层，图案化的芯轴层形成在衬底上；在芯轴层上方沉积第一间隔件层，第一间隔件层包括第一类型的材料；各向异性地蚀刻第一间隔件层以在芯轴部件的侧壁上留下第一组间隔件；去除芯轴层；在第一组间隔件的剩余部分上方沉积第二间隔件层；以及各向异性地蚀刻第二间隔件层以在第一组间隔件的侧壁上形成第二组间隔件。本发明还涉及迭代自对准图案化。
-
公开(公告)号：CN105140100A
公开(公告)日：2015-12-09
申请号：CN201410808255.0
申请日：2014-12-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/823487 , H01L21/30604 , H01L21/3086 , H01L21/3088 , H01L21/31111 , H01L21/823412 , H01L21/823418 , H01L23/528 , H01L27/088 , H01L29/0676 , H01L29/42392 , H01L29/66742 , H01L29/7827 , H01L29/78642 , H01L29/78696 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种方法，包括在半导体衬底上方形成图案预留层。该半导体衬底具有主表面。执行第一自对准多重图案化工艺以图案化图案预留层。该图案预留层的剩余部分包括在平行于半导体衬底的主表面的第一方向上延伸的图案预留带。执行第二自对准多重图案化工艺以在平行于半导体衬底的主表面的第二方向上图案化图案预留层。图案预留层的剩余部分包括图案化的部件。图案化的部件用作蚀刻掩模以通过蚀刻半导体衬底来形成半导体纳米线。本发明还提供了利用上述方法形成的集成电路结构。
-
公开(公告)号：CN103247602B
公开(公告)日：2015-11-18
申请号：CN201210203689.9
申请日：2012-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L21/76897 , H01L21/76895 , H01L21/823475 , H01L21/823871
Abstract: 公开了一种半导体器件和制造半导体器件的方法。示例性半导体器件包括半导体衬底，该半导体衬底包括：设置在第一器件区中的第一器件，该第一器件包括第一栅极结构、在该第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；以及设置在第二器件区中的第二器件，该第二器件包括第二栅极结构、在该第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件。该半导体器件还包括设置在第一和第二栅极间隔件上的接触蚀刻终止层(CESL)以及设置在第一和第二源极和漏极部件上的互连结构。该互连结构与第一和第二源极和漏极部件电接触并且与CESL相接触。本发明提供了半导体器件及其形成方法。
-
公开(公告)号：CN113223963B
公开(公告)日：2025-03-25
申请号：CN202110019008.2
申请日：2021-01-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件中的金属至源极/漏极插塞的间隙图案化。一种方法可以包括在提供在第一源极/漏极和第二源极/漏极上的第一电介质层的顶部上提供掩模层，以及在掩模层和第一电介质层中创建暴露第一源极/漏极和第二源极/漏极的部分的开口。该方法可以包括用覆盖第一源极/漏极和第二源极/漏极的暴露部分的金属层填充开口，以及在金属层中形成间隙以创建第一金属接触件和第二金属接触件。第一金属接触件可以电耦合至第一源极/漏极，并且第二金属接触件可以电耦合至第二源极/漏极。间隙可以使第一金属接触件与第二金属接触件分开小于十九纳米。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.036 seconds)
