公开(公告)号：CN105470302A

公开(公告)日：2016-04-06

申请号：CN201510411909.0

申请日：2015-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉 ,  陈昭成

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/66 ,  H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7856 ,  H01L29/42364

Abstract: 本发明提供一种在多栅极器件结构内实施伪栅极结构的结构和方法，其中包括半导体器件，该半导体器件包括将第一有源区和第二有源区分隔开的隔离区。第一有源区邻近隔离区的第一侧而第二有源区邻近隔离区的第二侧。包括源极、漏极和栅极的器件形成在第一有源区内。源极区和漏极区中的其中一个邻近隔离区设置。伪栅极至少部分地形成在隔离区上方且邻近于源极区和漏极区中邻近隔离区设置的其中那个区域。在多个实例中，栅极包括具有第一厚度的第一介电层而伪栅极包括具有大于第一厚度的第二厚度的第二介电层。

公开(公告)号：CN103456774A

公开(公告)日：2013-12-18

申请号：CN201210382566.6

申请日：2012-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  叶晓谦 ,  吴宏展 ,  陈桂顺

IPC: H01L29/423 ,  H01L23/528 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L23/522 ,  H01L21/76895 ,  H01L27/0207 ,  H01L29/4238 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本公开提供了一种具有非正交元件的半导体器件，其包括第一栅极结构区段和共线的第二栅极结构区段以及第三栅极结构区段和共线的第四栅极结构区段。互连件从第一栅极结构区段延伸至第四栅极结构区段。互连件设置在第一栅极结构区段和第四栅极结构区段之上。互连件可以形成在半导体器件的接触层上或与接触层共面。

公开(公告)号：CN113948370A

公开(公告)日：2022-01-18

申请号：CN202110475823.X

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宗桦 ,  陈逸科 ,  刘家助 ,  林华泰

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开涉及一种用于形成半导体结构的方法，包括：在衬底上形成具有在第一方向上延伸的第一线特征和第二线特征的图案。在衬底上沉积光致抗蚀剂层以覆盖图案之后，对光致抗蚀剂层进行图案化以形成包括第一切割特征和第二切割特征的切割图案，该第一切割特征和第二切割特征分别暴露第一线特征和第二线特征的部分。在俯视图中，第一切割特征和第二切割特征中的至少一者相对于相应第一线特征或第二线特征的中心轴被不对称地布置。执行至少一个倾斜离子注入以在垂直于第一方向的至少一个方向上扩大第一切割特征和第二切割特征。然后去除分别被第一切割特征和第二切割特征暴露的第一线特征的部分和第二线特征的部分。

公开(公告)号：CN103681622B

公开(公告)日：2016-09-21

申请号：CN201210511012.1

申请日：2012-12-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢启文 ,  张岐康 ,  刘家助 ,  陈孟伟 ,  陈桂顺

IPC: H01L23/544

CPC classification number: H01L23/544 ,  G03F7/70633 ,  G03F7/70683 ,  H01L27/0883 ,  H01L27/0886 ,  H01L2223/54426 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种适用于制造非平面电路器件的覆盖标记以及形成该覆盖标记的方法。示例性实施例包括接收具有有源器件区域和覆盖区域的衬底。在衬底上形成一个或多个介电层和硬掩模。图案化硬掩模以形成被配置成限定覆盖标记鳍的硬掩模层部件。在图案化硬掩模层上形成间隔件。该间隔件进一步限定覆盖标记鳍和有源器件鳍。切割该覆盖标记鳍以形成用于限定覆盖计量的参考位置的鳍线端部。蚀刻介电层和衬底以进一步限定覆盖标记鳍。本发明还提供了增强的FINFET工艺覆盖标记。

公开(公告)号：CN103681622A

公开(公告)日：2014-03-26

申请号：CN201210511012.1

申请日：2012-12-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢启文 ,  张岐康 ,  刘家助 ,  陈孟伟 ,  陈桂顺

IPC: H01L23/544

CPC classification number: H01L23/544 ,  G03F7/70633 ,  G03F7/70683 ,  H01L27/0883 ,  H01L27/0886 ,  H01L2223/54426 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种适用于制造非平面电路器件的覆盖标记以及形成该覆盖标记的方法。示例性实施例包括接收具有有源器件区域和覆盖区域的衬底。在衬底上形成一个或多个介电层和硬掩模。图案化硬掩模以形成被配置成限定覆盖标记鳍的硬掩模层部件。在图案化硬掩模层上形成间隔件。该间隔件进一步限定覆盖标记鳍和有源器件鳍。切割该覆盖标记鳍以形成用于限定覆盖计量的参考位置的鳍线端部。蚀刻介电层和衬底以进一步限定覆盖标记鳍。本发明还提供了增强的FINFET工艺覆盖标记。

公开(公告)号：CN103247602A

公开(公告)日：2013-08-14

申请号：CN201210203689.9

申请日：2012-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉 ,  吴燿光 ,  吴璧雰 ,  林焕哲 ,  陆晓慈 ,  黄惠琪

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L21/823475 ,  H01L21/823871

Abstract: 公开了一种半导体器件和制造半导体器件的方法。示例性半导体器件包括半导体衬底，该半导体衬底包括：设置在第一器件区中的第一器件，该第一器件包括第一栅极结构、在该第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；以及设置在第二器件区中的第二器件，该第二器件包括第二栅极结构、在该第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件。该半导体器件还包括设置在第一和第二栅极间隔件上的接触蚀刻终止层(CESL)以及设置在第一和第二源极和漏极部件上的互连结构。该互连结构与第一和第二源极和漏极部件电接触并且与CESL相接触。本发明提供了半导体器件及其形成方法。

公开(公告)号：CN103066070A

公开(公告)日：2013-04-24

申请号：CN201210241809.4

申请日：2012-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  陈孟伟

IPC: H01L27/02 ,  H01L21/70

CPC classification number: H01L21/3086 ,  H01L21/31144 ,  H01L27/0207

Abstract: 本发明提供了集成电路设计方法的一个实施例。该方法包括接收具有多个IC部件的IC设计布局。该方法包括根据IC设计布局标识出：作为第一布局的简单部件，其中第一布局不违背设计规则；以及作为第二布局的复杂部件，其中第二布局违背设计规则。该方法还包括：由第二布局生成第三布局和第四布局，其中，第三布局包括满足设计规则的复杂部件和连接部件，并且第四布局包括修整部件。本发明还提供了一种采用三重图案化的集成电路方法。

公开(公告)号：CN101604615B

公开(公告)日：2012-04-04

申请号：CN200810168351.8

申请日：2008-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  张尚文 ,  叶志扬

IPC: H01L21/00 ,  H01L21/027 ,  H01L21/311 ,  H01L21/3213 ,  C09K13/00 ,  C03C15/00 ,  C23F1/02 ,  C23F1/14 ,  C23F1/16 ,  C23F1/32

CPC classification number: H01L21/30604 ,  C09K13/00 ,  C09K13/02 ,  C09K13/06 ,  H01L21/308 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32134

Abstract: 本发明涉及一种蚀刻超薄膜的方法，其步骤为提供衬底，其上有超薄膜；形成光敏层在超薄膜上；图形化光敏层；依照光敏层的图形蚀刻超薄膜；以及移除图形化的光敏层。蚀刻工艺中利用具有抗扩散性质的蚀刻液，以防止蚀刻液中的蚀刻剂扩散至光敏层下面的区域而蚀刻光敏层下面的部分超薄膜。

公开(公告)号：CN103367407B

公开(公告)日：2017-06-16

申请号：CN201210418806.3

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉

IPC: H01L29/423 ,  H01L21/28

CPC classification number: H01L21/28123 ,  H01L29/42372 ,  H01L29/78

Abstract: 本发明提供一种半导体器件。该半导体器件包括在衬底上方形成的不通电的伪栅极。伪栅极具有伸长的形状并且沿着第一方向定向。半导体器件包括在衬底上方形成的第一功能栅极。第一功能栅极具有伸长的形状并且沿着第一方向定向。第一功能栅极在与第一方向垂直的第二方向上与伪栅极分离。第一导电接触件形成在第一功能栅极上。半导体器件包括在衬底上方形成的第二功能栅极。第二功能栅极具有伸长的形状并且沿着第一方向定向。第二功能栅极在第一方向上与伪栅极对准并且与伪栅极物理分离。第二导电接触件形成在第二功能栅极上。本发明提供了不通电的伪栅极。

公开(公告)号：CN103247602B

公开(公告)日：2015-11-18

申请号：CN201210203689.9

申请日：2012-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉 ,  吴燿光 ,  吴璧雰 ,  林焕哲 ,  陆晓慈 ,  黄惠琪

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L21/823475 ,  H01L21/823871

Abstract: 公开了一种半导体器件和制造半导体器件的方法。示例性半导体器件包括半导体衬底，该半导体衬底包括：设置在第一器件区中的第一器件，该第一器件包括第一栅极结构、在该第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；以及设置在第二器件区中的第二器件，该第二器件包括第二栅极结构、在该第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件。该半导体器件还包括设置在第一和第二栅极间隔件上的接触蚀刻终止层(CESL)以及设置在第一和第二源极和漏极部件上的互连结构。该互连结构与第一和第二源极和漏极部件电接触并且与CESL相接触。本发明提供了半导体器件及其形成方法。