-
公开(公告)号：CN107068558A
公开(公告)日：2017-08-18
申请号：CN201611129194.0
申请日：2016-12-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/312
CPC classification number: H01L21/31055 , H01L21/0273 , H01L21/31058 , H01L21/76819 , H01L21/02318
Abstract: 本公开实施例涉及制造半导体元件的方法。此方法包括形成可流动材料层于基板之上。上述基板具第一区域及第二区域。第一区域中可流动材料层的上表面高于第二区域中可流动材料层的上表面。此方法亦包含形成多个沟槽于第一区域中的可流动材料层，并执行退火工艺以回流可流动材料层，其中多个沟槽被可流动材料层填充。
-
公开(公告)号：CN108962776B
公开(公告)日：2021-05-18
申请号：CN201710383479.5
申请日：2017-05-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置及其制造方法和覆盖误差的测量方法，包括：对基底的第一测试目标执行基于绕射的覆盖误差测量，以取得对应第一测试目标的第一叠置结构的第一绕射强度差值，以及取得对应第一测试目标的第二叠置结构的第二绕射强度差值；以及根据第一绕射强度差值与第二绕射强度差值的平均值，取得对应第一测试目标的第三绕射强度差值。
-
公开(公告)号：CN106356333A
公开(公告)日：2017-01-25
申请号：CN201510982705.2
申请日：2015-12-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 方法包括接收集成电路设计布局，该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案，该伪图案连接第一线图案和第二线图案。该方法还包括输出计算机可读格式的芯轴图案布局和切割图案布局。该芯轴图案布局包括第一线图案和第二线图案以及伪图案。该切割图案布局包括对应于第一间隔的图案。在实施例中，该方法还包括制造具有芯轴图案布局的第一掩模和制造具有切割图案布局的第二掩模。在实施例中，该方法还包括用第一掩模和第二掩模图案化衬底。本发明的实施例还涉及用于芯轴和间隔件图案化的方法和结构。
-
公开(公告)号：CN110838470A
公开(公告)日：2020-02-25
申请号：CN201910760089.4
申请日：2019-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/02 , H01L27/088 , H01L29/78
Abstract: 在制造半导体装置的方法中，制备布局。布局包括主动区域图案、第一鳍切割图案及第二鳍切割图案，其中每个主动区域图案对应于单个或两个鳍结构。选自由第一鳍切割图案及第二鳍切割图案组成的群组的至少一个图案具有非矩形形状。布局通过添加一或多个虚设主动区域图案并且通过将至少一个图案改变为矩形图案来修改。根据包括主动区域图案及虚设主动区域图案的修改布局形成基部鳍结构。根据第一鳍切割图案的修改布局及第二鳍切割图案的修改布局的一个移除基部鳍结构的部分。
-
Patent Agency Ranking
公开(公告)号：CN106356333B
公开(公告)日：2019-09-06
申请号：CN201510982705.2
申请日：2015-12-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/02 , H01L27/088 , H01L29/06 , G06F17/50
Abstract: 方法包括接收集成电路设计布局，该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案，该伪图案连接第一线图案和第二线图案。该方法还包括输出计算机可读格式的芯轴图案布局和切割图案布局。该芯轴图案布局包括第一线图案和第二线图案以及伪图案。该切割图案布局包括对应于第一间隔的图案。在实施例中，该方法还包括制造具有芯轴图案布局的第一掩模和制造具有切割图案布局的第二掩模。在实施例中，该方法还包括用第一掩模和第二掩模图案化衬底。本发明的实施例还涉及用于芯轴和间隔件图案化的方法和结构。
-
公开(公告)号：CN110838470B
公开(公告)日：2022-04-01
申请号：CN201910760089.4
申请日：2019-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/02 , H01L27/088 , H01L29/78
Abstract: 在制造半导体装置的方法中，制备布局。布局包括主动区域图案、第一鳍切割图案及第二鳍切割图案，其中每个主动区域图案对应于单个或两个鳍结构。选自由第一鳍切割图案及第二鳍切割图案组成的群组的至少一个图案具有非矩形形状。布局通过添加一或多个虚设主动区域图案并且通过将至少一个图案改变为矩形图案来修改。根据包括主动区域图案及虚设主动区域图案的修改布局形成基部鳍结构。根据第一鳍切割图案的修改布局及第二鳍切割图案的修改布局的一个移除基部鳍结构的部分。
-
公开(公告)号：CN108962776A
公开(公告)日：2018-12-07
申请号：CN201710383479.5
申请日：2017-05-26
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L22/20 , H01L21/68 , H01L21/681
Abstract: 一种半导体装置及其制造方法和覆盖误差的测量方法，包括：对基底的第一测试目标执行基于绕射的覆盖误差测量，以取得对应第一测试目标的第一叠置结构的第一绕射强度差值，以及取得对应第一测试目标的第二叠置结构的第二绕射强度差值；以及根据第一绕射强度差值与第二绕射强度差值的平均值，取得对应第一测试目标的第三绕射强度差值。
-
公开(公告)号：CN103681622B
公开(公告)日：2016-09-21
申请号：CN201210511012.1
申请日：2012-12-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: H01L23/544 , G03F7/70633 , G03F7/70683 , H01L27/0883 , H01L27/0886 , H01L2223/54426 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开一种适用于制造非平面电路器件的覆盖标记以及形成该覆盖标记的方法。示例性实施例包括接收具有有源器件区域和覆盖区域的衬底。在衬底上形成一个或多个介电层和硬掩模。图案化硬掩模以形成被配置成限定覆盖标记鳍的硬掩模层部件。在图案化硬掩模层上形成间隔件。该间隔件进一步限定覆盖标记鳍和有源器件鳍。切割该覆盖标记鳍以形成用于限定覆盖计量的参考位置的鳍线端部。蚀刻介电层和衬底以进一步限定覆盖标记鳍。本发明还提供了增强的FINFET工艺覆盖标记。
-
公开(公告)号：CN103681622A
公开(公告)日：2014-03-26
申请号：CN201210511012.1
申请日：2012-12-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: H01L23/544 , G03F7/70633 , G03F7/70683 , H01L27/0883 , H01L27/0886 , H01L2223/54426 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开一种适用于制造非平面电路器件的覆盖标记以及形成该覆盖标记的方法。示例性实施例包括接收具有有源器件区域和覆盖区域的衬底。在衬底上形成一个或多个介电层和硬掩模。图案化硬掩模以形成被配置成限定覆盖标记鳍的硬掩模层部件。在图案化硬掩模层上形成间隔件。该间隔件进一步限定覆盖标记鳍和有源器件鳍。切割该覆盖标记鳍以形成用于限定覆盖计量的参考位置的鳍线端部。蚀刻介电层和衬底以进一步限定覆盖标记鳍。本发明还提供了增强的FINFET工艺覆盖标记。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
