采用三重图案化的集成电路方法

    公开(公告)号:CN103066070B

    公开(公告)日:2015-07-22

    申请号:CN201210241809.4

    申请日:2012-07-12

    CPC classification number: H01L21/3086 H01L21/31144 H01L27/0207

    Abstract: 本发明提供了集成电路设计方法的一个实施例。该方法包括接收具有多个IC部件的IC设计布局。该方法包括根据IC设计布局标识出:作为第一布局的简单部件,其中第一布局不违背设计规则;以及作为第二布局的复杂部件,其中第二布局违背设计规则。该方法还包括:由第二布局生成第三布局和第四布局,其中,第三布局包括满足设计规则的复杂部件和连接部件,并且第四布局包括修整部件。本发明还提供了一种采用三重图案化的集成电路方法。

    采用三重图案化的集成电路方法

    公开(公告)号:CN103066070A

    公开(公告)日:2013-04-24

    申请号:CN201210241809.4

    申请日:2012-07-12

    CPC classification number: H01L21/3086 H01L21/31144 H01L27/0207

    Abstract: 本发明提供了集成电路设计方法的一个实施例。该方法包括接收具有多个IC部件的IC设计布局。该方法包括根据IC设计布局标识出:作为第一布局的简单部件,其中第一布局不违背设计规则;以及作为第二布局的复杂部件,其中第二布局违背设计规则。该方法还包括:由第二布局生成第三布局和第四布局,其中,第三布局包括满足设计规则的复杂部件和连接部件,并且第四布局包括修整部件。本发明还提供了一种采用三重图案化的集成电路方法。

Patent Agency Ranking