-
公开(公告)号：CN107342262B
公开(公告)日：2021-08-27
申请号：CN201710176742.3
申请日：2017-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/02
Abstract: 一种集成电路制造方法，包括：接收具有两个邻接区块的一目标集成电路设计布局，两个邻接区块中的每一个具有根据一图案间距间隔开的目标图案，两个邻接区块具有不同的图案间距；于目标图案之间的间隔中填充芯轴图案化候选区；以一第一颜色以及一第二颜色着色芯轴图案化候选区，包括：将芯轴图案化候选区中的第一个着上第一颜色；以及将任意两个相邻的芯轴图案化候选区着上不同颜色；移除以第二颜色着色的芯轴图案化候选区；以及输出用于掩模制造的计算机可读取格式的一芯轴图案，芯轴图案包括以第一颜色着色的芯轴图案化候选区。
-
公开(公告)号：CN106057665B
公开(公告)日：2021-01-29
申请号：CN201510859123.5
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H01L21/308
Abstract: 本发明涉及结合不同图案材料的光学光刻技术。具体的，本发明提供一种用于图案化工件的技术，所述工件例如集成电路工件。在示范性实施例中，所述方法包含接收工件，所述工件具有设置在衬底上的材料层。第一组鳍形成在所述材料层上，并且第二组鳍形成在所述材料层上，穿插在所述第一组鳍之间。所述第二组鳍具有与所述第一组鳍不同的蚀刻剂灵敏度。在所述第一组鳍上实施第一蚀刻工艺并且经配置以避免实质上蚀刻所述第二组鳍。在所述第二组鳍上实施第二蚀刻工艺并且经配置以避免实质上蚀刻所述第一组鳍。所述材料层被蚀刻以转移图案，所述图案由所述第一蚀刻工艺和所述第二蚀刻工艺界定。
-
公开(公告)号：CN109426069A
公开(公告)日：2019-03-05
申请号：CN201711237662.0
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/76
Abstract: 本发明实施例提供产生心轴图案的方法。通过建构边框，启动多个前导心轴，以及将前导心轴延伸横跨边框，以产生心轴图案。当图案区域包含孔洞时，在延伸前导心轴之后，从前述孔洞中移除心轴的一部分。本发明实施例的方法可以提升在10nm节点及5nm节点制造中产生掩模的品质及效率。
-
公开(公告)号：CN105047658B
公开(公告)日：2018-04-20
申请号：CN201410770315.4
申请日：2014-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/027
CPC classification number: H01L21/0338 , H01L21/0274 , H01L21/0335 , H01L21/0337 , H01L21/31144 , H01L21/3212 , H01L21/32139
Abstract: 本发明提供了一种图案化半导体衬底上方的目标材料层的方法。该方法包括以下步骤：使用第一子布局在目标材料层上方形成多个第一部件，每个第一部件均具有侧壁；形成多个间隔件部件，每个间隔件部件均共形于其中一个第一部件的侧壁并具有间隔件宽度；以及使用第二子布局在目标材料层上方形成多个第二部件。该方法还包括从每个第一部件周围去除多个间隔件部件以及使用多个第一部件和多个第二部件图案化目标材料层的步骤。本文也提供了其他方法和相关联的图案化的半导体晶圆。本发明涉及用于集成电路设计和制造的方法。
-
公开(公告)号：CN104037122B
公开(公告)日：2017-08-15
申请号：CN201310451248.5
申请日：2013-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本发明提供了一种用于在半导体器件内形成金属接触件的方法，所述方法包括在围绕至少一个栅电极的第一介电层内形成第一层接触件，第一层接触件延伸至底部衬底的掺杂区域。所述方法进一步包括在第一介电层上方形成第二介电层，并且形成延伸穿过第二介电层至第一层接触件的第二层接触件。
-
Patent Agency Ranking
公开(公告)号：CN104051257B
公开(公告)日：2017-04-12
申请号：CN201410056283.1
申请日：2014-02-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3105 , H01L21/336 , G03F7/20
CPC classification number: H01L21/3086 , H01L21/0217 , H01L21/02186 , H01L21/02282 , H01L21/0276 , H01L21/0337 , H01L21/3081 , H01L21/31053 , H01L21/31055 , H01L21/31111 , H01L21/31144 , H01L21/76816 , H01L21/823431
Abstract: 一种形成目标图案的方法，该方法包括：在衬底上形成第一材料层；使用第一布局实施第一图案化工艺以在第一材料层中形成多个第一沟槽；使用第二布局实施第二图案化工艺以在第一材料层中形成多个第二沟槽；在多个第一沟槽和多个第二沟槽的侧壁上均形成间隔部件，间隔部件具有厚度；去除第一材料层；将间隔部件用作蚀刻掩模以蚀刻衬底；以及去除间隔部件。从而形成具有第一布局和第二布局的目标图案。本发明还提供了用于集成电路设计的间隔蚀刻工艺。
-
-
公开(公告)号：CN105047658A
公开(公告)日：2015-11-11
申请号：CN201410770315.4
申请日：2014-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/027
CPC classification number: H01L21/0338 , H01L21/0274 , H01L21/0335 , H01L21/0337 , H01L21/31144 , H01L21/3212 , H01L21/32139
Abstract: 本发明提供了一种图案化半导体衬底上方的目标材料层的方法。该方法包括以下步骤：使用第一子布局在目标材料层上方形成多个第一部件，每个第一部件均具有侧壁；形成多个间隔件部件，每个间隔件部件均共形于其中一个第一部件的侧壁并具有间隔件宽度；以及使用第二子布局在目标材料层上方形成多个第二部件。该方法还包括从每个第一部件周围去除多个间隔件部件以及使用多个第一部件和多个第二部件图案化目标材料层的步骤。本文也提供了其他方法和相关联的图案化的半导体晶圆。本发明涉及用于集成电路设计和制造的方法。
-
公开(公告)号：CN104681410A
公开(公告)日：2015-06-03
申请号：CN201410693637.3
申请日：2014-11-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/3205 , H01L21/321
CPC classification number: H01L21/3086 , H01L21/0337 , H01L21/0338 , H01L21/02008 , H01L21/3205 , H01L21/32139
Abstract: 本发明提供了在半导体器件中形成图案的方法。根据一些实施例，该方法包括提供衬底和位于衬底上方的图案化目标层；在图案化目标层上方形成一个或多个心轴图案；通过去除第一心轴图案以及去除光刻胶层的覆盖第一心轴图案的部分，在光刻胶层中形成开口；形成邻近第二心轴图案的侧壁的间隔件；去除第二心轴图案以暴露间隔件；在间隔件上方形成与开口对准的贴片图案；将贴片图案和间隔件用作掩模元件，蚀刻图案化目标层以形成最终图案；以及去除贴片图案和间隔件以暴露最终图案。
-
公开(公告)号：CN103956322A
公开(公告)日：2014-07-30
申请号：CN201410108600.X
申请日：2011-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31
CPC classification number: H01L22/10 , G03F1/70 , G03F7/70433 , G03F7/70466 , G06F17/5036 , G06F17/5072 , G06F17/5081 , H01L21/31144 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是有关于一种介层窗层的介层窗图案化掩膜分配的方法，所述的双重图案化技术的介层窗掩膜分离方法的实施例使得介层窗图案化能够对齐其底下或上方的金属层，藉以缩减重叠误差，进而增加介层窗的置放性。假如相邻的介层窗违反介层窗之间的空间或节距(或上述二者)的G0掩膜分离规则，因为具有较高的置放失误风险，故给予末端介层窗的掩膜分配较高的优先顺序，藉此确保末端介层窗有良好的置放性。此与金属相关的介层窗掩膜分离方法可获得如较低的介层窗阻抗的较佳介层窗性能以及较高的介层窗优良率。
-
-
-
-
-
-
-
-
-
Search Results
97
records
(took 0.036 seconds)
