制造集成电路的方法
    1.
    发明公开

    公开(公告)号:CN107887381A

    公开(公告)日:2018-04-06

    申请号:CN201710724345.5

    申请日:2017-08-22

    Abstract: 本公开提供一种制造集成电路的方法,包括接收具有在两个第二区域之间的第一区域的集成电路布局,布局包括具有第一部件的第一层与在第一区域中具有第二、第三部件的第二、第三层,第二、第三部件共同形成第一部件的切割图案;以及通过掩模设计工具修改第二、第三部件,产生已修改第二、第三部件,其共同形成用于第一部件的已修改切割图案,第二、第三部件的修改满足至少一个条件:相邻的已修改第二(第三)部件之间的总间距大于相邻的第二(第三)部件之间的总间距,以及已修改第二(第三)部件的总长度小于第二(第三)部件的总长度。

    集成电路制造方法
    5.
    发明授权

    公开(公告)号:CN107342262B

    公开(公告)日:2021-08-27

    申请号:CN201710176742.3

    申请日:2017-03-23

    Abstract: 一种集成电路制造方法,包括:接收具有两个邻接区块的一目标集成电路设计布局,两个邻接区块中的每一个具有根据一图案间距间隔开的目标图案,两个邻接区块具有不同的图案间距;于目标图案之间的间隔中填充芯轴图案化候选区;以一第一颜色以及一第二颜色着色芯轴图案化候选区,包括:将芯轴图案化候选区中的第一个着上第一颜色;以及将任意两个相邻的芯轴图案化候选区着上不同颜色;移除以第二颜色着色的芯轴图案化候选区;以及输出用于掩模制造的计算机可读取格式的一芯轴图案,芯轴图案包括以第一颜色着色的芯轴图案化候选区。

    电路布局着色方法
    8.
    发明授权

    公开(公告)号:CN109582991B

    公开(公告)日:2024-11-19

    申请号:CN201711240590.5

    申请日:2017-11-30

    Abstract: 本公开的实施例提供了一种电路布局着色方法,通过坐标对多重图案化技术MPT相容的布局设计中,G0链接网络的节点进行排序及预着色,在一实施例中,一种方法识别一电路布局中的目标网络,每一目标网络具有表示电路图案的两个或多个链接节点,并且每一目标网络呈现在一虚拟X‑Y坐标平面中,将一第一特征分配给每一目标网络中的一第一节点,使用一基于坐标的方法确定该第一节点,以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点,使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。

    电路布局着色方法
    9.
    发明公开

    公开(公告)号:CN109582991A

    公开(公告)日:2019-04-05

    申请号:CN201711240590.5

    申请日:2017-11-30

    Abstract: 本公开的实施例提供了一种电路布局着色方法,通过坐标对多重图案化技术MPT相容的布局设计中,G0链接网络的节点进行排序及预着色,在一实施例中,一种方法识别一电路布局中的目标网络,每一目标网络具有表示电路图案的两个或多个链接节点,并且每一目标网络呈现在一虚拟X-Y坐标平面中,将一第一特征分配给每一目标网络中的一第一节点,使用一基于坐标的方法确定该第一节点,以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点,使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。

Patent Agency Ranking