-
公开(公告)号：CN107887381A
公开(公告)日：2018-04-06
申请号：CN201710724345.5
申请日：2017-08-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本公开提供一种制造集成电路的方法，包括接收具有在两个第二区域之间的第一区域的集成电路布局，布局包括具有第一部件的第一层与在第一区域中具有第二、第三部件的第二、第三层，第二、第三部件共同形成第一部件的切割图案；以及通过掩模设计工具修改第二、第三部件，产生已修改第二、第三部件，其共同形成用于第一部件的已修改切割图案，第二、第三部件的修改满足至少一个条件：相邻的已修改第二(第三)部件之间的总间距大于相邻的第二(第三)部件之间的总间距，以及已修改第二(第三)部件的总长度小于第二(第三)部件的总长度。
-
公开(公告)号：CN102169516B
公开(公告)日：2014-07-09
申请号：CN201010197756.1
申请日：2010-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能；以及根据上述电气性能的模拟，进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法，可最佳化电路性能，故可提高产品产能及可靠度。
-
公开(公告)号：CN102999656B
公开(公告)日：2015-09-23
申请号：CN201210320858.7
申请日：2012-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F2217/12 , G06F2217/80 , Y02P90/265
Abstract: 本公开提供了用于基于目标的虚拟插入的集成电路方法。一种方法包括提供集成电路(IC)设计布局；以及提供用于仿真IC设计布局上的热效应的热模型，热模型包括光学仿真和硅校验。该方法还包括：提供热模型和IC设计布局的卷积以生成IC设计布局的热图像轮廓；限定用于在热图像轮廓中优化热均匀性的热目标；将热目标与热图像轮廓进行比较以确定差异数据；以及基于差异数据对IC设计布局执行热虚拟插入，以提供基于目标的IC设计布局。
-
公开(公告)号：CN102169516A
公开(公告)日：2011-08-31
申请号：CN201010197756.1
申请日：2010-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能；以及根据上述电气性能的模拟，进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法，可最佳化电路性能，故可提高产品产能及可靠度。
-
Patent Agency Ranking
公开(公告)号：CN109582991B
公开(公告)日：2024-11-19
申请号：CN201711240590.5
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 本公开的实施例提供了一种电路布局着色方法，通过坐标对多重图案化技术MPT相容的布局设计中，G0链接网络的节点进行排序及预着色，在一实施例中，一种方法识别一电路布局中的目标网络，每一目标网络具有表示电路图案的两个或多个链接节点，并且每一目标网络呈现在一虚拟X‑Y坐标平面中，将一第一特征分配给每一目标网络中的一第一节点，使用一基于坐标的方法确定该第一节点，以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点，使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。
-
公开(公告)号：CN109582991A
公开(公告)日：2019-04-05
申请号：CN201711240590.5
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本公开的实施例提供了一种电路布局着色方法，通过坐标对多重图案化技术MPT相容的布局设计中，G0链接网络的节点进行排序及预着色，在一实施例中，一种方法识别一电路布局中的目标网络，每一目标网络具有表示电路图案的两个或多个链接节点，并且每一目标网络呈现在一虚拟X-Y坐标平面中，将一第一特征分配给每一目标网络中的一第一节点，使用一基于坐标的方法确定该第一节点，以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点，使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。
-
公开(公告)号：CN103268369B
公开(公告)日：2016-03-09
申请号：CN201310116486.0
申请日：2010-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能;以及根据上述电气性能的模拟,进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法,可最佳化电路性能，故可提高产品产能及可靠度。
-
公开(公告)号：CN103268369A
公开(公告)日：2013-08-28
申请号：CN201310116486.0
申请日：2010-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能；以及根据上述电气性能的模拟，进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法，可最佳化电路性能，故可提高产品产能及可靠度。
-
公开(公告)号：CN102999656A
公开(公告)日：2013-03-27
申请号：CN201210320858.7
申请日：2012-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F2217/12 , G06F2217/80 , Y02P90/265
Abstract: 本发明提供了用于基于目标的虚拟插入的集成电路方法。一种方法包括提供集成电路(IC)设计布局；以及提供用于仿真IC设计布局上的热效应的热模型，热模型包括光学仿真和硅校验。该方法还包括：提供热模型和IC设计布局的卷积以生成IC设计布局的热图像轮廓；限定用于在热图像轮廓中优化热均匀性的热目标；将热目标与热图像轮廓进行比较以确定差异数据；以及基于差异数据对IC设计布局执行热虚拟插入，以提供基于目标的IC设计布局。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.033 seconds)
