公开(公告)号：CN102376610A

公开(公告)日：2012-03-14

申请号：CN201110073488.7

申请日：2011-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈孟伟 ,  李纪壮 ,  林忠贤

IPC: H01L21/68 ,  G03F9/00 ,  H01L23/544

CPC classification number: G03F7/70633 ,  G03F9/7076 ,  G03F9/7084 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭露数种集成电路组件的制作方法与集成电路组件。一种示范方法包含：提供基材，此基材具有组件区与对准区；形成第一材料层于基材上方；形成组件特征与虚设特征于第一材料层中，其中组件特征形成在组件区中，虚设特征形成在对准区中；形成第二材料层于第一材料层的上方；以及形成对准特征于第二材料层中，此对准特征设置在对准区中的虚设特征的上方。组件特征具有第一尺寸，虚设特征具有第二尺寸，第二尺寸小于对准标记侦测器的分辨率。

公开(公告)号：CN102376610B

公开(公告)日：2013-07-10

申请号：CN201110073488.7

申请日：2011-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈孟伟 ,  李纪壮 ,  林忠贤

IPC: H01L21/68 ,  G03F9/00 ,  H01L23/544

CPC classification number: G03F7/70633 ,  G03F9/7076 ,  G03F9/7084 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭露数种集成电路组件的制作方法与集成电路组件。一种示范方法包含：提供基材，此基材具有组件区与对准区；形成第一材料层于基材上方；形成组件特征与虚设特征于第一材料层中，其中组件特征形成在组件区中，虚设特征形成在对准区中；形成第二材料层于第一材料层的上方；以及形成对准特征于第二材料层中，此对准特征设置在对准区中的虚设特征的上方。组件特征具有第一尺寸，虚设特征具有第二尺寸，第二尺寸小于对准标记侦测器的分辨率。