公开(公告)号：CN107123439B

公开(公告)日：2020-08-04

申请号：CN201610846581.X

申请日：2016-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈芳 ,  廖忠志 ,  傅士奇 ,  梁铭彰 ,  崔壬汾 ,  陈炎辉

IPC: G11C11/413

Abstract: 本公开提供一种存储器装置，包括一静态随机存取存储器(SRAM)阵列以及邻接SRAM阵列的一SRAM边缘单元区域。SRAM阵列以及SRAM边缘单元区域的组合是包括具有一均匀节距的第一栅极电极。一字元线驱动器是邻接于SRAM边缘单元区域。字元线驱动器包括第二栅极电极，以及第一栅极电极的纵向方向是与对应的第二栅极电极的纵向方向对齐。本公开通过将SRAM边缘单元区域(或者SRAM阵列)与字元线驱动器以及输入输出区块邻接，即移除于常规SRAM电路中所采用介于上述区域之间之的间距，因此可减少由整个SRAM电路所占据之的晶片区域。除此之外，通过于区域/电路中形成栅极电极使其具有一均匀节距，以减少形成闸极栅极电极时之的图案负载效应，使得SRAM电路具有更一致的性能。

公开(公告)号：CN106935585A

公开(公告)日：2017-07-07

申请号：CN201610916999.3

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄正仪 ,  江庭玮 ,  傅士奇 ,  郑胜方 ,  杨荣展

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明的实施例提供了一种半导体器件，包括衬底和鳍。鳍形成在衬底的第一区域和第二区域上。第一区域包括第一凹槽。相对于第一区域定位第二区域。第一凹槽设置在第一区域的侧部处，并且面向第二区域。第一凹槽在第二区域的侧部上的投影区域基本平坦。本发明的实施例还提供了一种半导体器件的形成方法。

公开(公告)号：CN102386191B

公开(公告)日：2015-09-23

申请号：CN201110199311.1

申请日：2011-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅士奇 ,  曾凯 ,  吕文祯

IPC: H01L27/146 ,  H01L21/76 ,  H01L21/761

CPC classification number: H01L27/14887 ,  H01L21/76237 ,  H01L27/1463 ,  H01L27/14654 ,  H01L27/14672 ,  H01L27/14683 ,  H01L27/14689 ,  H01L31/18

Abstract: 本发明是有关于一种制备自我对准隔离区的方法，其制备多个自我对准隔离区于一基材上的二个邻近感测元件间，以降低邻近感测元件间的串音(Cross-talk)(或散辉现象(Blooming))。此些方法使用氧化物植入掩膜，来形成深掺杂区且也形成浅掺杂区。在一些实施例中，浅掺杂区较窄，并且是藉由沉积共形的介电层在氧化物植入掩膜上方，来窄化用以植入的开口而形成。

公开(公告)号：CN103456749A

公开(公告)日：2013-12-18

申请号：CN201210458903.5

申请日：2012-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕文祯 ,  郭景森 ,  傅士奇 ,  谢明颖

IPC: H01L27/146

CPC classification number: H01L27/14687 ,  H01L27/1463 ,  H01L27/1464 ,  H01L27/14685 ,  H01L27/14689

Abstract: 公开了图像器件及其形成方法。一种形成图像传感器器件的方法包括在衬底上方形成图案化硬掩模层。图案化硬掩模层具有位于外围区中的多个第一开口和位于像素区中的多个第二开口。在像素区上方形成第一图案化掩模层从而暴露出外围区。在外围区中的衬底内蚀刻出多个第一沟槽。用介电材料填充每个第一沟槽、每个第一开口和每个第二开口。在外围区上方形成第二图案化掩模层从而暴露像素区。去除位于像素区上方的每个第二开口中的介电材料。通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。

公开(公告)号：CN101159278A

公开(公告)日：2008-04-09

申请号：CN200710100964.3

申请日：2007-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 喻中一 ,  蔡嘉雄 ,  傅士奇

IPC: H01L27/146

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/14685 ,  H01L27/14687

Abstract: 本发明有关于一种图像感应元件及其系统芯片半导体结构，其中该图像感应元件的基底具有光感应区于其内和/或其上；互连线结构在基底上方，并包含多条金属线设于多个金属层间介电(IMD)层内。至少一个IMD层微透镜设于至少一IMD层内，并位于光感应区上方。在IMD层之间优选设置阻挡层，且IMD层微透镜和蚀刻停止层的折射率大于IMD层的折射率。在金属线上优选设置覆盖层，特别是当金属线包含铜时。上层微透镜可设置于互连线结构之上。本发明对于密集的像素区和/或高度整合的嵌入式结构(例如三层以上结构)无HDP间隙填充问题，并且不需额外的步骤去移除在光感应区上方的阻挡层。

公开(公告)号：CN1905196A

公开(公告)日：2007-01-31

申请号：CN200610007677.3

申请日：2006-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘源鸿 ,  傅士奇 ,  罗际兴 ,  蔡嘉雄

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/7881

Abstract: 本发明是有关于一种电流可抹除可程式只读记忆体元件及其制造方法。该电流可抹除可程式只读记忆体的元件，至少包含一浮动闸极电极，该浮动闸极包含一外部边缘部分。其中，该外部边缘部分包含复数电荷转换点的尖锐尖端。该电流可抹除可程式只读记忆体的元件的形成方法，至少包括下列步骤：形成一浮动闸极电极，其中该浮动闸极电极包含一外部边缘部分，该外部边缘部分包含复数电荷转换点的尖锐尖端。本发明可以改善元件的功能、可靠度以及配合记忆体尺寸的缩小所需的制程空间，非常适于实用。

公开(公告)号：CN106486343B

公开(公告)日：2020-08-14

申请号：CN201610663305.X

申请日：2016-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨宗潾 ,  陈华丰 ,  陈桂顺 ,  谢旻谚 ,  李勃学 ,  傅士奇 ,  龙元祥 ,  蔡晏佐

IPC: H01L21/02 ,  H01L21/3065

Abstract: 一种图案化衬底的方法包括在衬底上方形成硬掩模层；在硬掩模层上方形成第一材料层；以及在第一材料层中形成沟槽。方法进一步包括使用离子束通过沟槽蚀刻处理硬掩模层。对于蚀刻工艺而言，降低硬掩模层的被处理的部分的蚀刻速率同时对于蚀刻工艺而言硬掩模层的未被处理的部分的蚀刻速率保持大致不变。在处理硬掩模层之后，方法进一步包括使用蚀刻工艺去除第一材料层和去除硬掩模层的未处理的部分，从而在衬底上方形成硬掩模。方法进一步包括使用硬掩模作为蚀刻掩模蚀刻衬底。本发明实施例涉及用于集成电路图案化的方法。

公开(公告)号：CN110874009A

公开(公告)日：2020-03-10

申请号：CN201910818426.0

申请日：2019-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石志聪 ,  简聪智 ,  傅士奇 ,  傅啟华 ,  郑国堂 ,  刘柏村 ,  李宗泉

IPC: G03F1/22 ,  G03F1/54

Abstract: 一种极紫外线遮罩及其制造方法。极紫外(extreme ultraviolet；EUV)遮罩包括：多层钼/硅堆叠、覆盖层及在覆盖层上的吸收体层。钼/硅堆叠包含安置于遮罩基板的第一主表面之上的交替的钼及硅层；覆盖层由钌制成并且安置在多层钼/硅堆叠之上。极紫外遮罩包括电路图案区域及粒子吸引区域，并且覆盖层在粒子吸引区域的图案的底部处暴露。

公开(公告)号：CN110838470A

公开(公告)日：2020-02-25

申请号：CN201910760089.4

申请日：2019-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢启文 ,  洪健平 ,  张岐康 ,  傅士奇 ,  陈桂顺

IPC: H01L21/8234 ,  H01L27/02 ,  H01L27/088 ,  H01L29/78

Abstract: 在制造半导体装置的方法中，制备布局。布局包括主动区域图案、第一鳍切割图案及第二鳍切割图案，其中每个主动区域图案对应于单个或两个鳍结构。选自由第一鳍切割图案及第二鳍切割图案组成的群组的至少一个图案具有非矩形形状。布局通过添加一或多个虚设主动区域图案并且通过将至少一个图案改变为矩形图案来修改。根据包括主动区域图案及虚设主动区域图案的修改布局形成基部鳍结构。根据第一鳍切割图案的修改布局及第二鳍切割图案的修改布局的一个移除基部鳍结构的部分。

公开(公告)号：CN106356333B

公开(公告)日：2019-09-06

申请号：CN201510982705.2

申请日：2015-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王崇铭 ,  彭志雄 ,  张岐康 ,  陈桂顺 ,  傅士奇

IPC: H01L21/8234 ,  H01L27/02 ,  H01L27/088 ,  H01L29/06 ,  G06F17/50

Abstract: 方法包括接收集成电路设计布局，该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案，该伪图案连接第一线图案和第二线图案。该方法还包括输出计算机可读格式的芯轴图案布局和切割图案布局。该芯轴图案布局包括第一线图案和第二线图案以及伪图案。该切割图案布局包括对应于第一间隔的图案。在实施例中，该方法还包括制造具有芯轴图案布局的第一掩模和制造具有切割图案布局的第二掩模。在实施例中，该方法还包括用第一掩模和第二掩模图案化衬底。本发明的实施例还涉及用于芯轴和间隔件图案化的方法和结构。