-
公开(公告)号:CN101425516B
公开(公告)日:2012-06-13
申请号:CN200710167197.8
申请日:2007-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L23/522
CPC classification number: H01L27/115 , H01L27/11521
Abstract: 本发明提供一种分裂式栅极存储单元,包括沿第一方向形成于半导体衬底上的多个绝缘区域,在两个相邻的绝缘区域之间定义出有源区域,该有源区域具有形成于该半导体衬底中的一对漏极与源极区域。一对浮动栅极设置于该有源区域上,且自对准于所述绝缘区域,其中该对浮动栅极的顶表面与所述绝缘区域的顶表面高度相等。一对控制栅极自对准于该浮动栅极,且沿第二方向设置于该浮动栅极上。源极线沿该第二方向设置于该对控制栅极之间。一对选择栅极沿该第二方向设置于与该对控制栅极相对的外侧侧壁上。本发明可使得浮动栅极自对准于隔离区域或者说绝缘区域以及源极线,从而有助于存储元件的进一步微缩化和集成化。
-
公开(公告)号:CN100490158C
公开(公告)日:2009-05-20
申请号:CN200710096160.0
申请日:2007-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L27/12 , H01L27/02 , H01L21/8247 , H01L21/84 , H01L21/82 , H01L21/336 , H01L21/28
CPC classification number: H01L27/11568 , H01L27/105 , H01L27/11521 , H01L27/11526 , H01L27/11573
Abstract: 本发明提供了一种半导体结构及其制造方法。首先,形成快闪存储单元的栅极堆叠在基板上,其中栅极堆叠的顶部包括覆盖层。接着,形成栅极,其至少有一部分位于覆盖层之上;以及,减少栅极位于覆盖层上至少一部分厚度。如此,可减少同一芯片上快闪存储单元与金属氧化物半导体元件的高度差异。
-
公开(公告)号:CN101086992A
公开(公告)日:2007-12-12
申请号:CN200610138224.4
申请日:2006-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L28/60 , H01L21/76807 , H01L21/76808 , H01L21/76813 , H01L27/10852 , H01L27/10855
Abstract: 本发明提供一种具有嵌入式电容的半导体装置及其制造方法,包括:一介电层,位于一基底上,该介电层具有一接触开口以暴露该基底以及一沟槽开口于该接触开口上;一第一金属电极层,顺应性的形成于该接触开口及该沟槽开口的侧壁及底部上;一第二金属电极层,顺应性的形成于该接触开口及该沟槽开口的侧壁及底部上;以及一电极介电层,位于该第一及第二金属电极层之间。本发明所述的具有嵌入式电容的半导体装置及其制造方法,其可避免漏电流的发生以及增加动态随机存取存储器的更新时间与元件可靠度。
-
公开(公告)号:CN1905196A
公开(公告)日:2007-01-31
申请号:CN200610007677.3
申请日:2006-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L29/788 , H01L29/423 , H01L21/8247 , H01L21/336 , H01L21/28
CPC classification number: H01L29/42324 , H01L27/115 , H01L27/11521 , H01L29/7881
Abstract: 本发明是有关于一种电流可抹除可程式只读记忆体元件及其制造方法。该电流可抹除可程式只读记忆体的元件,至少包含一浮动闸极电极,该浮动闸极包含一外部边缘部分。其中,该外部边缘部分包含复数电荷转换点的尖锐尖端。该电流可抹除可程式只读记忆体的元件的形成方法,至少包括下列步骤:形成一浮动闸极电极,其中该浮动闸极电极包含一外部边缘部分,该外部边缘部分包含复数电荷转换点的尖锐尖端。本发明可以改善元件的功能、可靠度以及配合记忆体尺寸的缩小所需的制程空间,非常适于实用。
-
公开(公告)号:CN100454551C
公开(公告)日:2009-01-21
申请号:CN200610007677.3
申请日:2006-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L29/788 , H01L29/423 , H01L21/8247 , H01L21/336 , H01L21/28
CPC classification number: H01L29/42324 , H01L27/115 , H01L27/11521 , H01L29/7881
Abstract: 本发明是有关于一种电流可抹除可程式只读记忆体元件及其制造方法。该电流可抹除可程式只读记忆体的元件,至少包含一浮动闸极电极,该浮动闸极包含一外部边缘部分。其中,该外部边缘部分包含复数电荷转换点的尖锐尖端。该电流可抹除可程式只读记忆体的元件的形成方法,至少包括下列步骤:形成一浮动闸极电极,其中该浮动闸极电极包含一外部边缘部分,该外部边缘部分包含复数电荷转换点的尖锐尖端。本发明可以改善元件的功能、可靠度以及配合记忆体尺寸的缩小所需的制程空间,非常适于实用。
-
公开(公告)号:CN101330003A
公开(公告)日:2008-12-24
申请号:CN200810085960.7
申请日:2008-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/8242
CPC classification number: H01L27/10814 , H01L27/10852 , H01L28/40 , H01L28/75
Abstract: 本发明涉及一种形成半导体结构的方法,该方法包括形成一底电极,接着在含氧环境中处理该底电极以将底电极的上层部分转化形成缓冲层,再于该缓冲层上形成一绝缘层,然后形成上电极覆盖于绝缘层上。
-
公开(公告)号:CN101207031A
公开(公告)日:2008-06-25
申请号:CN200710106856.7
申请日:2007-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/423
CPC classification number: H01L21/28273 , Y10S438/981
Abstract: 本发明是有关于一种记忆单元及其制造方法。一种具降低且较均匀的顺向穿隧电压的快闪式记忆单元的浮置栅极结构的制造方法。此方法至少包括:形成至少二浮置栅极于一基材上;形成一掩模于每一浮置栅极上,每一掩模具有一部分邻近于各自的浮置栅极的一尖端,且每一掩模的部分具有一已知厚度,其中这些掩模的部分的已知厚度彼此不同;以及蚀刻上述掩模以将这些掩模的部分的已知厚度缩减至一降低厚度,其中这些掩模的具降低厚度的部分具有一均匀厚度。
-
公开(公告)号:CN1734745A
公开(公告)日:2006-02-15
申请号:CN200510075335.0
申请日:2005-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L27/146 , H04N5/335
CPC classification number: H01L27/14621 , H01L27/14625 , H01L27/14627 , H01L27/14632 , H01L27/14685 , H01L27/14687
Abstract: 本发明是关于一种适用于影像感测器的透镜结构及其制造方法。该影像感测器包括双微透镜结构,是具有一外微透镜排列于一内微透镜上方,两微透镜是排列于对应的光感测器上方。可经由硅化法形成内或外微透镜,其中光阻材料的反应性部分是与含硅药剂反应。可通过梯级蚀刻法形成内或外微透镜,梯级蚀刻法包括一系列交替的蚀刻步骤,是包括非等向性蚀刻步骤及造成图案化的光阻侧向地缩减的蚀刻步骤。可使用接续的等向性蚀刻法来平坦化蚀刻过的梯级结构,并且形成平滑的透镜。亦可使用热安定及感光性聚合/有机材料形成永久的内或外透镜。涂覆感光材料,接着使用微影使其图案化,回流,接着熟化,以形成永久的透镜结构。
-
公开(公告)号:CN101330003B
公开(公告)日:2011-03-16
申请号:CN200810085960.7
申请日:2008-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/8242
CPC classification number: H01L27/10814 , H01L27/10852 , H01L28/40 , H01L28/75
Abstract: 本发明涉及一种形成半导体结构的方法,该方法包括形成一底电极,接着在含氧环境中处理该底电极以将底电极的上层部分转化形成缓冲层,再于该缓冲层上形成一绝缘层,然后形成上电极覆盖于绝缘层上。
-
公开(公告)号:CN100505269C
公开(公告)日:2009-06-24
申请号:CN200610138224.4
申请日:2006-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L28/60 , H01L21/76807 , H01L21/76808 , H01L21/76813 , H01L27/10852 , H01L27/10855
Abstract: 本发明提供一种具有嵌入式电容的半导体装置及其制造方法,包括:一介电层,位于一基底上,该介电层具有一接触开口以暴露该基底以及一沟槽开口于该接触开口上;一第一金属电极层,顺应性的形成于该接触开口及该沟槽开口的侧壁及底部上;一第二金属电极层,顺应性的形成于该接触开口及该沟槽开口的侧壁及底部上;以及一电极介电层,位于该第一及第二金属电极层之间。本发明所述的具有嵌入式电容的半导体装置及其制造方法,其可避免漏电流的发生以及增加动态随机存取存储器的更新时间与元件可靠度。
-
-
-
-
-
-
-
-
-