-
公开(公告)号：CN112542544B
公开(公告)日：2024-09-24
申请号：CN202010265592.5
申请日：2020-04-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H10N97/00
Abstract: 本申请的各个实施例针对一种形成金属‑绝缘体‑金属(MIM)电容器的方法，MIM电容器包括增强的界面层以减少击穿故障。在一些实施例中，在衬底上方沉积底部电极层。在底部电极层的顶面上形成原生氧化物层，原生氧化物层与顶面具有第一粘附强度。执行等离子体处理工艺以用界面层代替原生氧化物层。界面层是导电的并且与底部电极层的顶面具有第二粘附强度，并且第二粘附强度大于第一粘附强度。在界面层上沉积绝缘体层。在绝缘体层上沉积顶部电极层。图案化顶部电极层、底部电极层、绝缘体层和界面层以形成MIM电容器。本发明的实施例还涉及金属‑绝缘体‑金属电容器。
-
公开(公告)号：CN115565932A
公开(公告)日：2023-01-03
申请号：CN202210221859.X
申请日：2022-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本公开提供一种用于形成绝缘体上半导体衬底的方法。所述方法包含以下操作。接纳回收衬底。在所述回收衬底上形成第一多层结构。在所述第一多层结构中形成沟槽。执行横向蚀刻以移除所述沟槽的侧壁的部分以在所述第一多层结构中形成凹槽。用外延层密封所述沟槽及所述凹槽，且在所述第一多层结构中形成潜在开裂界面。在所述第一多层结构上方形成第二多层结构。将所述回收衬底的所述装置层接合到载体衬底上方的绝缘体层。沿所述潜在开裂界面劈裂所述第一多层结构，以将所述回收衬底与所述第二多层结构、所述绝缘体层及所述载体衬底分离。暴露所述装置层。
-
公开(公告)号：CN115513136A
公开(公告)日：2022-12-23
申请号：CN202210150371.2
申请日：2022-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/78 , H01L21/8234
Abstract: 一种半导体装置的制造方法至少包括以下步骤。提供牺牲衬底。在牺牲衬底上形成外延层。在外延层上形成刻蚀终止层。将碳原子植入到刻蚀终止层中。在刻蚀终止层上形成顶盖层以及元件层。将处置衬底接合到元件层。从处置衬底移除牺牲衬底、外延层以及具有碳原子的刻蚀终止层。
-
公开(公告)号：CN115497868A
公开(公告)日：2022-12-20
申请号：CN202210128234.9
申请日：2022-02-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 一种形成绝缘体上半导体(SOI)衬底的方法包括：在第一衬底上形成第一介电层；在第二衬底上形成缓冲层；在第二衬底之上的缓冲层上形成半导体盖；在缓冲层中形成分裂平面；在形成分裂平面后在半导体盖上形成第二介电层；将第二衬底上的第二介电层接合到第一衬底上的第一介电层；沿缓冲层中的分裂平面执行分裂工艺；从半导体盖移除第一分裂缓冲层；以及从第二衬底移除第二分裂缓冲层。
-
公开(公告)号：CN107134408B
公开(公告)日：2022-03-22
申请号：CN201611190738.4
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种半导体制造方法。该方法包括：提供第一晶圆和第二晶圆，其中，所述第一晶圆和所述第二晶圆接合在一起；将已接合的所述第一晶圆和所述第二晶圆浸没在超声波传输介质中；产生超声波；以及通过超声波传输介质，将超声波传导至已接合的第一晶圆和第二晶圆并且持续预定的时间段。本发明还公开了相关的用于至少减弱接合晶圆的接合强度的半导体制造系统。
-
Patent Agency Ranking
公开(公告)号：CN107445134B
公开(公告)日：2021-04-13
申请号：CN201710244191.X
申请日：2017-04-14
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林宏桦 , 刘丙寅 , 刘冠良 , 蔡嘉雄 , 亚历山大·卡利尼克斯
Abstract: 本揭露涉及半导体结构及其制造方法。其中，该半导体结构包含：第一衬底，其包含延伸到所述第一衬底中的腔、放置于所述腔内的装置、放置于所述第一衬底上方的第一电介质层及由所述第一电介质层环绕的第一导电结构；以及第二衬底，其包含放置于所述第二衬底上方的第二电介质层及由所述第二电介质层环绕的第二导电结构，其中所述第一导电结构与所述第二导电结构接合且所述第一电介质层与所述第二电介质层接合以密封所述腔。
-
公开(公告)号：CN110277413A
公开(公告)日：2019-09-24
申请号：CN201811219747.0
申请日：2018-10-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/14 , H01L27/15 , H01L21/768
Abstract: 本揭露涉及半导体装置及其制造方法。本发明的一些实施例揭示一种半导体装置，其包含衬底、装置的群组、多个侧壁隔片及接触结构。所述装置的所述群组布置于所述衬底上方。所述多个侧壁隔片在所述装置的所述群组的侧向表面上方。所述侧壁隔片彼此邻接且协作地界定所述装置之间的封闭区。所述接触结构在所述装置之间布置于所述封闭区中。所述接触结构电连接到所述装置的所述群组中的一个装置。
-
公开(公告)号：CN105118917B
公开(公告)日：2018-10-23
申请号：CN201510471097.9
申请日：2011-04-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00 , H01L21/027 , H01L27/24 , G11C11/56
Abstract: 公开了一种相变化存储器单元的形成方法，包括：在具有第一介电层、第二介电层及第三介电层的第一结构上形成冠状结构；沉积第四介电层在第一结构上，第四介电层在其所覆盖的不同区域皆具有相同的厚度；移除第四介电层的一部分以形成具有第四介电层的剩余部分的第一间隙物；移除第四介电层的该部分时也移除第三介电层的一部分而形成具有第三介电层的剩余部分的第二间隙物，因而形成第二结构；在第二结构上沉积相变化层；在相变化层上沉积电极层；以及形成具有该相变化层的剩余部分的一相变化区，以及形成具有该电极层的剩余部分的一电极区。本申请的方法可以降低制造成本。
-
公开(公告)号：CN104916641B
公开(公告)日：2018-04-10
申请号：CN201410236347.6
申请日：2014-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11524
CPC classification number: H01L29/42328 , G11C16/0433 , H01L21/28273 , H01L27/11521 , H01L29/66825 , H01L29/7881
Abstract: 本发明涉及具有设置在共源极区域和共擦除区域之间的、带有基本平坦的顶面的共源极氧化物层的嵌入式闪存单元及其形成方法。在一些实施例中，该嵌入式闪存单元具有半导体衬底，该半导体衬底带有通过第一沟道区域与第一漏极区域间隔开且通过第二沟道区域与第二漏极区域间隔开的共源极区域。通过原位蒸汽生成(ISSG)工艺在共源极区域上面的位置处形成高质量共源极氧化物层。第一和第二浮置栅极在第一和第二沟道区域上方设置在共擦除栅极的相对侧上，其中，该共擦除栅极具有的基本平坦的底面与共源极氧化物层的基本平坦的顶面邻接。
-
公开(公告)号：CN105280812B
公开(公告)日：2018-02-13
申请号：CN201510114823.1
申请日：2015-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
CPC classification number: H01L45/1253 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/16
Abstract: 一些实施例涉及电阻式随机存取存储器(RRAM)。该RRAM包括RRAM底部金属电极、布置在RRAM底部金属电极上方的可变电阻介电层以及布置在可变电阻介电层上方的RRAM顶部金属电极。覆盖层布置在RRAM顶部金属电极上方。覆盖层的下表面和RRAM顶部金属电极的上表面在界面处接触。保护侧壁邻近RRAM顶部金属电极的外侧壁。保护侧壁具有与RRAM顶部金属电极的上表面接触覆盖层的下表面的界面至少基本对准的上表面。本发明还涉及用于RRAM的保护侧壁技术。
-
-
-
-
-
-
-
-
-
Search Results
241
records
(took 0.039 seconds)
