公开(公告)号：CN104916641B

公开(公告)日：2018-04-10

申请号：CN201410236347.6

申请日：2014-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  李汝谅 ,  李一庭 ,  高铭祥

IPC: H01L27/11524

CPC classification number: H01L29/42328 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及具有设置在共源极区域和共擦除区域之间的、带有基本平坦的顶面的共源极氧化物层的嵌入式闪存单元及其形成方法。在一些实施例中，该嵌入式闪存单元具有半导体衬底，该半导体衬底带有通过第一沟道区域与第一漏极区域间隔开且通过第二沟道区域与第二漏极区域间隔开的共源极区域。通过原位蒸汽生成(ISSG)工艺在共源极区域上面的位置处形成高质量共源极氧化物层。第一和第二浮置栅极在第一和第二沟道区域上方设置在共擦除栅极的相对侧上，其中，该共擦除栅极具有的基本平坦的底面与共源极氧化物层的基本平坦的顶面邻接。

公开(公告)号：CN104916641A

公开(公告)日：2015-09-16

申请号：CN201410236347.6

申请日：2014-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  李汝谅 ,  李一庭 ,  高铭祥

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/42328 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及具有设置在共源极区域和共擦除区域之间的、带有基本平坦的顶面的共源极氧化物层的嵌入式闪存单元及其形成方法。在一些实施例中，该嵌入式闪存单元具有半导体衬底，该半导体衬底带有通过第一沟道区域与第一漏极区域间隔开且通过第二沟道区域与第二漏极区域间隔开的共源极区域。通过原位蒸汽生成(ISSG)工艺在共源极区域上面的位置处形成高质量共源极氧化物层。第一和第二浮置栅极在第一和第二沟道区域上方设置在共擦除栅极的相对侧上，其中，该共擦除栅极具有的基本平坦的底面与共源极氧化物层的基本平坦的顶面邻接。