-
公开(公告)号：CN112713156B
公开(公告)日：2025-03-18
申请号：CN202011139401.7
申请日：2020-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D86/00 , H01L21/762
Abstract: 在一些实施例中，本发明涉及一种集成芯片，所述集成芯片包括半导体装置、多晶硅隔离结构以及第一绝缘体衬垫及第二绝缘体衬垫。半导体装置设置在衬底的前侧上。多晶硅隔离结构连续地环绕半导体装置且从衬底的前侧朝衬底的后侧延伸。第一绝缘体衬垫及第二绝缘体衬垫分别环绕多晶硅隔离结构的第一最外侧壁及第二最外侧壁。衬底包括布置在第一绝缘体衬垫与第二绝缘体衬垫之间的单晶态小平面。单晶态小平面的顶部位于多晶硅隔离结构的最底表面、第一绝缘体衬垫的最底表面及第二绝缘体衬垫的最底表面上方。本发明也涉及一种形成隔离结构的方法。本发明在集成到同一衬底上的各种半导体装置之间提供可靠的电隔离。
-
公开(公告)号：CN112447523B
公开(公告)日：2025-03-18
申请号：CN202010522197.0
申请日：2020-06-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴政达
Abstract: 本公开的各种实施例涉及一种形成集成电路(IC)的方法。所述方法包括：在衬底之上形成堆叠的栅极电极及栅极电介质。在衬底及栅极电极之上沉积侧壁间隔件层，其中侧壁间隔件层对栅极电极的侧壁进行衬垫。对侧壁间隔件层实行回蚀以在栅极电极的侧壁上形成侧壁间隔件。回蚀是使用包含氟化氢的刻蚀剂以小于约8埃每分钟的刻蚀速率实行。此外，在侧壁间隔件及栅极电极就位的情况下对衬底进行掺杂，以分别在栅极电极的相对侧上形成一对源极/漏极区。
-
公开(公告)号：CN115411056A
公开(公告)日：2022-11-29
申请号：CN202211210458.0
申请日：2018-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L29/10 , H01L21/762 , H01L21/225
Abstract: 本发明实施例揭露复合半导体衬底、半导体装置及其制造方法。一种复合半导体衬底，其包含半导体衬底、氧掺杂结晶半导体层及绝缘层。所述氧掺杂结晶半导体层在所述半导体衬底上方，且所述氧掺杂结晶半导体层包含结晶半导体材料及多种氧掺杂剂。所述绝缘层在所述氧掺杂结晶半导体层上方。
-
公开(公告)号：CN111261576B
公开(公告)日：2022-09-23
申请号：CN201911205419.X
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各个实施例涉及一种形成具有杂质竞争层的绝缘体上硅(SOI)器件的方法以及SOI结构，以在退火工艺期间吸收潜在的污染物金属颗粒。在一些实施例中，在伪衬底上形成杂质竞争层。在支撑衬底上方形成绝缘层。将伪晶圆的前侧接合到绝缘层。执行退火工艺，其中杂质竞争层从伪衬底的上部吸收金属。然后，去除包括杂质竞争层的伪衬底的主要部分，在绝缘层上留下伪衬底的器件层。本发明的实施例还涉及形成绝缘体上硅结构的方法。
-
公开(公告)号：CN110828367B
公开(公告)日：2022-06-10
申请号：CN201910382802.6
申请日：2019-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
-
Patent Agency Ranking
公开(公告)号：CN108122911B
公开(公告)日：2022-02-22
申请号：CN201710928152.1
申请日：2017-10-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L27/146
Abstract: 一种半导体元件，包含一基材、一第一隔离结构、一第二隔离结构浅沟槽隔离以及多个半导体鳍片。此第一隔离结构是位于此基材上且具有一第一厚度。此第二隔离结构邻接此第一隔离结构且具有一第二厚度。此第一厚度是不同于此第二厚度。这些半导体鳍片分别邻接此第一隔离结构与此第二隔离结构。
-
公开(公告)号：CN110676151A
公开(公告)日：2020-01-10
申请号：CN201910588433.6
申请日：2019-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/762 , H01L29/04 , H01L29/06
Abstract: 本申请案的实施例涉及一种包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(SOI)衬底及其形成方法。在一些实施例中，非晶硅层沉积于高电阻率衬底上。执行快速热退火RTA以使所述非晶硅层结晶为多晶硅的陷阱丰富层，其中大多数晶粒是等轴的。绝缘层形成于所述陷阱丰富层上方。装置层形成于所述绝缘层上方，且包括半导体材料。等轴晶粒小于其它晶粒(例如，柱状晶粒)。由于所述陷阱丰富层中的大多数晶粒是等轴的，所以所述陷阱丰富层具有高晶界面积及高密度的载流子陷阱。所述高密度的载流子陷阱可例如减小寄生表面传导PSC的效应。
-
公开(公告)号：CN106409885B
公开(公告)日：2019-12-10
申请号：CN201610555289.2
申请日：2016-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 一种半导体器件，包括：半导体鳍、衬里氧化物层、氮化硅基层和栅极氧化物层。半导体鳍具有顶面、与顶面邻近的第一侧表面、以及设置在第一侧表面下方并与第一侧表面邻近的第二侧表面。衬里氧化物层在周围围绕半导体鳍的第二侧表面。氮化硅基层设置为与衬里氧化物层共形。栅极氧化物层设置为与顶面和第一侧表面共形。本发明还提供了FINFET栅极氧化物的形成方法。
-
公开(公告)号：CN106057871B
公开(公告)日：2019-04-26
申请号：CN201510760358.9
申请日：2015-11-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/336 , H01L29/78
Abstract: 提供了一种半导体结构及其形成方法。半导体结构包括：衬底；鳍结构，从衬底突出，鳍结构沿着第一方向延伸；隔离部件，设置在鳍结构的两侧上；栅极结构，位于鳍结构上方并且沿着垂直于第一方向的第二方向在隔离部件上延伸；以及其中，栅极结构包括第一部分和第二部分，第二部分位于第一部分上方并且第二部分在第一方向上的尺寸比第一部分在第一方向上的尺寸大。本发明实施例涉及半导体结构及其形成方法。
-
公开(公告)号：CN108122825A
公开(公告)日：2018-06-05
申请号：CN201710203411.4
申请日：2017-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76822 , H01L21/28518 , H01L21/3115 , H01L21/76805 , H01L21/76814 , H01L21/76883 , H01L21/76895 , H01L23/535 , H01L29/0847 , H01L29/165 , H01L29/665 , H01L29/66636 , H01L29/7848 , H01L21/76843 , H01L21/76853 , H01L2221/1073
Abstract: 一种半导体元件制造方法，包含在介电层中形成开口以暴露出基材中的导电区。此半导体元件制造方法进一步包含将掺杂材质的共形层沉积于开口的侧壁与介电层的表面上。此方法进一步包含，通过退火程序，将掺杂材质的共形层的掺杂质扩散进介电层。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.04 seconds)
