公开(公告)号：CN108122766B

公开(公告)日：2022-10-25

申请号：CN201710423492.9

申请日：2017-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴啟明 ,  张简旭珂 ,  林坤赐 ,  张岚芳

IPC: H01L21/336 ,  H01L21/3115

Abstract: 一种半导体元件的制成方法，包括使用含氧材料掺杂层间介电层(ILD)的第一部分，其中层间介电层是在基板上方。此方法进一步包括使用较大种类材料掺杂层间介电层的第二部分。第二部分包括在第一部分下方的层间介电层的区域，且第二部分与基板分离。此方法进一步包括退火层间介电层。

公开(公告)号：CN108122911A

公开(公告)日：2018-06-05

申请号：CN201710928152.1

申请日：2017-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴啟明 ,  薛森鸿 ,  赵晟博

IPC: H01L27/092 ,  H01L21/8238 ,  H01L27/146

CPC classification number: H01L21/76229 ,  H01L21/76232 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0886 ,  H01L27/105 ,  H01L27/1463 ,  H01L29/0653 ,  H01L29/785 ,  H01L27/0924 ,  H01L21/823821 ,  H01L21/823878

Abstract: 一种半导体元件，包含一基材、一第一隔离结构、一第二隔离结构浅沟槽隔离以及多个半导体鳍片。此第一隔离结构是位于此基材上且具有一第一厚度。此第二隔离结构邻接此第一隔离结构且具有一第二厚度。此第一厚度是不同于此第二厚度。这些半导体鳍片分别邻接此第一隔离结构与此第二隔离结构。

公开(公告)号：CN108122910B

公开(公告)日：2021-10-15

申请号：CN201710612931.0

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴啟明 ,  吴政达

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体元件，包含一半导体基材、一介电特征以及一磊晶特征。此磊晶特征是位于此半导体基材上。此磊晶特征具有一顶部中央部分与一角落部分。此角落部分比此顶部中央部分更靠近此介电特征，且此角落部分的一杂质浓度高于此顶部中央部分的一杂质浓度。

公开(公告)号：CN108122911B

公开(公告)日：2022-02-22

申请号：CN201710928152.1

申请日：2017-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴啟明 ,  薛森鸿 ,  赵晟博

IPC: H01L27/092 ,  H01L21/8238 ,  H01L27/146

Abstract: 一种半导体元件，包含一基材、一第一隔离结构、一第二隔离结构浅沟槽隔离以及多个半导体鳍片。此第一隔离结构是位于此基材上且具有一第一厚度。此第二隔离结构邻接此第一隔离结构且具有一第二厚度。此第一厚度是不同于此第二厚度。这些半导体鳍片分别邻接此第一隔离结构与此第二隔离结构。

公开(公告)号：CN108122825A

公开(公告)日：2018-06-05

申请号：CN201710203411.4

申请日：2017-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴啟明 ,  吴政达

IPC: H01L21/768

CPC classification number: H01L21/76822 ,  H01L21/28518 ,  H01L21/3115 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76883 ,  H01L21/76895 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/7848 ,  H01L21/76843 ,  H01L21/76853 ,  H01L2221/1073

Abstract: 一种半导体元件制造方法，包含在介电层中形成开口以暴露出基材中的导电区。此半导体元件制造方法进一步包含将掺杂材质的共形层沉积于开口的侧壁与介电层的表面上。此方法进一步包含，通过退火程序，将掺杂材质的共形层的掺杂质扩散进介电层。

公开(公告)号：CN108122766A

公开(公告)日：2018-06-05

申请号：CN201710423492.9

申请日：2017-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴啟明 ,  张简旭珂 ,  林坤赐 ,  张岚芳

IPC: H01L21/336 ,  H01L21/3115

CPC classification number: H01L29/7856 ,  H01L21/02321 ,  H01L21/02323 ,  H01L21/28158 ,  H01L21/3115 ,  H01L21/31155 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/495 ,  H01L29/512 ,  H01L29/513 ,  H01L29/66795 ,  H01L29/7843 ,  H01L29/7851

Abstract: 一种半导体元件的制成方法，包括使用含氧材料掺杂层间介电层(ILD)的第一部分，其中层间介电层是在基板上方。此方法进一步包括使用较大种类材料掺杂层间介电层的第二部分。第二部分包括在第一部分下方的层间介电层的区域，且第二部分与基板分离。此方法进一步包括退火层间介电层。

公开(公告)号：CN109390284B

公开(公告)日：2021-05-04

申请号：CN201810409999.3

申请日：2018-05-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹钧涵 ,  吴啟明 ,  陈奕寰 ,  蔡正原

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供一种制造多电压装置的方法，此方法包含在半导体基底的逻辑区中形成一对逻辑栅极堆叠并且在多电压装置区中形成一对装置栅极堆叠，这对逻辑栅极堆叠和这对装置栅极堆叠包含第一虚设栅极材料，这对装置栅极叠层也包含功函数调整层。此方法还包含在这对逻辑栅极堆叠上方沉积第二虚设栅极材料。以n型材料从这对逻辑栅极堆叠的第一逻辑栅极堆叠上方置换第一虚设栅极材料和第二虚设栅极材料。以p型材料从这对逻辑栅极堆叠的第二逻辑栅极堆叠上方置换第一虚设栅极材料和第二虚设栅极材料。

公开(公告)号：CN109390284A

公开(公告)日：2019-02-26

申请号：CN201810409999.3

申请日：2018-05-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹钧涵 ,  吴啟明 ,  陈奕寰 ,  蔡正原

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供一种制造多电压装置的方法，此方法包含在半导体基底的逻辑区中形成一对逻辑栅极堆叠并且在多电压装置区中形成一对装置栅极堆叠，这对逻辑栅极堆叠和这对装置栅极堆叠包含第一虚设栅极材料，这对装置栅极叠层也包含功函数调整层。此方法还包含在这对逻辑栅极堆叠上方沉积第二虚设栅极材料。以n型材料从这对逻辑栅极堆叠的第一逻辑栅极堆叠上方置换第一虚设栅极材料和第二虚设栅极材料。以p型材料从这对逻辑栅极堆叠的第二逻辑栅极堆叠上方置换第一虚设栅极材料和第二虚设栅极材料。

公开(公告)号：CN108122910A

公开(公告)日：2018-06-05

申请号：CN201710612931.0

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴啟明 ,  吴政达

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体元件，包含一半导体基材、一介电特征以及一磊晶特征。此磊晶特征是位于此半导体基材上。此磊晶特征具有一顶部中央部分与一角落部分。此角落部分比此顶部中央部分更靠近此介电特征，且此角落部分的一杂质浓度高于此顶部中央部分的一杂质浓度。