-
公开(公告)号：CN101630655B
公开(公告)日：2012-01-18
申请号：CN200810170437.4
申请日：2008-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/3105
CPC classification number: H01L21/76224 , H01L21/76232
Abstract: 本发明提供一种形成浅沟槽隔离的方法，尤其是一种圆化浅沟槽隔离边角的方法。在一优选实施例中，包括以一介电材料填入沟槽，并凹蚀介电材料以露出邻近衬底表面的部分沟槽侧壁，其中该凹蚀也去除该衬底上的介电材料，以实质露出该衬底表面。接着在一氢气气氛下对衬底进行回火，借由硅迁移圆化浅沟槽隔离的边角。本发明沟槽边角的圆化效果大于公知方法，因此特别适合用在减少45nm以下的元件漏电流。
-
公开(公告)号：CN101635270A
公开(公告)日：2010-01-27
申请号：CN200910000401.6
申请日：2009-01-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/31 , H01L21/316 , H01L21/3105
CPC classification number: H01L21/76224 , H01L21/02164 , H01L21/02222 , H01L21/02282 , H01L21/02337 , H01L21/3105 , H01L21/3125 , H01L21/316
Abstract: 本发明涉及一种集成电路结构的制造方法，至少包括：提供一半导体基材，此半导体基材至少包括一上表面；形成一开口从上表面延伸到半导体基材中；利用旋转涂布方式填充一前驱物至开口中；对前驱物进行一蒸汽固化，以形成一介电材料；在蒸汽固化后，对介电材料进行一化学机械研磨；以及在化学机械研磨后，对介电材料进行一蒸汽退火。
-
公开(公告)号：CN110828367B
公开(公告)日：2022-06-10
申请号：CN201910382802.6
申请日：2019-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
-
公开(公告)号：CN104008994B
公开(公告)日：2020-06-09
申请号：CN201410186381.7
申请日：2010-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/311 , H01L21/336
Abstract: 本发明涉及一种具有鳍状体的半导体装置的制造方法，首先于基板上形成一图案化屏蔽，然后于基板内形成凹槽，并于凹槽中填入介电材料，之后将图案化屏蔽移除，并以一种或多种蚀刻工艺来内凹介电材料，其中前述蚀刻工艺的至少其中之一是用以移除沿着凹槽边墙所形成的围栏或防止前述围栏的形成。前述蚀刻工艺可为例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺。
-
公开(公告)号：CN110277310A
公开(公告)日：2019-09-24
申请号：CN201811137035.4
申请日：2018-09-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请涉及半导体装置的制造方法。本发明实施例提供一种用于晶片接合的方法，其包含：提供晶片；在第一晶片的顶表面上形成牺牲层；修整所述第一晶片的边缘以获得第一晶片面积；清洁所述第一晶片的所述顶表面；去除所述牺牲层；和将所述第一晶片的所述顶表面接合到第二晶片，所述第二晶片具有大于所述第一晶片面积的第二晶片面积。
-
Patent Agency Ranking
公开(公告)号：CN101515560B
公开(公告)日：2011-07-20
申请号：CN200810093278.2
申请日：2008-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
CPC classification number: H01L21/76224
Abstract: 本发明是有关于一种形成浅槽隔离区的方法，此方法包括提供一半导体基材，其中半导体基材至少包含一上表面；形成一开口，其中此开口从前述的上表面延伸至半导体基材中；进行一共形沉积步骤，以利用一介电材料填入前述的开口中；对介电材料进行一第一处理步骤，其中第一处理步骤提供一能量足以破坏介电材料的多个键结；以及对介电材料进行一蒸汽退火步骤。
-
公开(公告)号：CN101635270B
公开(公告)日：2011-01-26
申请号：CN200910000401.6
申请日：2009-01-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/31 , H01L21/316 , H01L21/3105
CPC classification number: H01L21/76224 , H01L21/02164 , H01L21/02222 , H01L21/02282 , H01L21/02337 , H01L21/3105 , H01L21/3125 , H01L21/316
Abstract: 本发明涉及一种集成电路结构的制造方法，至少包括：提供一半导体基材，此半导体基材至少包括一上表面；形成一开口从上表面延伸到半导体基材中；利用旋转涂布方式填充一前驱物至开口中；对前驱物进行一蒸汽固化，以形成一介电材料；在蒸汽固化后，对介电材料进行一化学机械研磨；以及在化学机械研磨后，对介电材料进行一蒸汽退火，其中进行该蒸汽固化与该蒸汽退火时是利用氢气与氧气，该蒸汽固化具有一第一氢与氧组合分压，该蒸汽退火具有一第二氢与氧组合分压，其中该第一氢与氧组合分压大于该第二氢与氧组合分压。
-
公开(公告)号：CN110828367A
公开(公告)日：2020-02-21
申请号：CN201910382802.6
申请日：2019-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
-
公开(公告)号：CN101840888B
公开(公告)日：2013-09-11
申请号：CN201010131800.9
申请日：2010-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/762 , H01L27/088
CPC classification number: H01L21/76232 , H01L29/66795 , H01L29/785
Abstract: 本发明提供一种集成电路结构及其形成方法，该方法包括以下步骤：提供一具有上表面的半导体基材；形成一开口，从半导体基材的上表面延伸至半导体基材中；进行一第一沉积步骤，以将一第一介电材料填充至开口中；凹陷第一介电材料；进行一第二沉积步骤，以将一第二介电材料填充至开口的一剩余部分，其中第二介电材料较第一介电材料致密；以及凹陷第二介电材料，直到第二介电材料的上表面低于半导体基材的上表面。本发明的半导体鳍大体上不包括围墙，大于约11.0深宽比的浅沟槽隔离区域可与半导体鳍一起形成。
-
公开(公告)号：CN101789395A
公开(公告)日：2010-07-28
申请号：CN201010003888.6
申请日：2010-01-15
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/66795 , H01L21/31116 , H01L21/76232 , H01L29/7854
Abstract: 本发明涉及一种具有鳍状体的半导体装置的制造方法，首先于基板上形成一图案化屏蔽，然后于基板内形成凹槽，并于凹槽中填入介电材料，之后将图案化屏蔽移除，并以一种或多种蚀刻工艺来内凹介电材料，其中前述蚀刻工艺的至少其中之一是用以移除沿着凹槽边墙所形成的围栏或防止前述围栏的形成。前述蚀刻工艺可为例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.033 seconds)
