-
公开(公告)号：CN117995695A
公开(公告)日：2024-05-07
申请号：CN202311506447.1
申请日：2023-11-13
申请人： 台湾积体电路制造股份有限公司
摘要： 本文描述的一些实施包括形成集成电路的方法。此方法包括使用支撑填充混合物，其包括在半导体衬底的堆叠的侧向间隙区中以及沿着半导体衬底的堆叠的周边区的各种类型的复合颗粒的组合。组合中包含的一种类型的复合颗粒可以是尺寸相对较小，并包含光滑的表面，可允许复合颗粒深入到侧向间隙区中。包含多种类型的复合颗粒组合的支撑填充混合物的特性可以控制下游制造期间的热诱导应力，以减少支撑填充混合物及/或半导体衬底的堆叠中出现缺陷的可能性。
-
公开(公告)号：CN113178434B
公开(公告)日：2024-04-16
申请号：CN202110002263.6
申请日：2021-01-04
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L25/07 , H01L23/498 , H01L21/56 , H01L21/18
摘要： 本发明涉及用于形成多维集成芯片结构的方法。在一些实施例中，方法可以通过将第二衬底接合至第一衬底的上表面来实施。第一边缘修整切割沿第一环路实施，并且延伸至第二衬底的第一外围部分中。第二边缘修整切割沿第二环路实施，并且延伸至第二衬底的第二外围部分中并且延伸至第一衬底中。第三边缘修整切割沿第三环路实施，并且延伸至第一衬底的第三外围部分中。本申请的实施例还涉及多维集成芯片结构。
-
公开(公告)号：CN110277310B
公开(公告)日：2023-01-20
申请号：CN201811137035.4
申请日：2018-09-28
申请人： 台湾积体电路制造股份有限公司
摘要： 本申请涉及半导体装置的制造方法。本发明实施例提供一种用于晶片接合的方法，其包含：提供晶片；在第一晶片的顶表面上形成牺牲层；修整所述第一晶片的边缘以获得第一晶片面积；清洁所述第一晶片的所述顶表面；去除所述牺牲层；和将所述第一晶片的所述顶表面接合到第二晶片，所述第二晶片具有大于所述第一晶片面积的第二晶片面积。
-
公开(公告)号：CN115910939A
公开(公告)日：2023-04-04
申请号：CN202210764345.9
申请日：2022-06-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/31 , H01L23/522 , H01L23/528 , H01L21/768 , H01L21/56
摘要： 本发明涉及包括半导体衬底以及沿半导体衬底设置的多个半导体器件的半导体晶圆结构。包括多个介电层的介电堆叠件布置在半导体衬底上方。导电互连结构位于介电堆叠件内。密封环层位于介电堆叠件上方并且沿介电堆叠件的第一侧壁横向围绕介电堆叠件。密封环层包括延伸至半导体衬底中的第一沟槽中的第一突起。本申请的实施例还涉及半导体晶圆结构及其形成方法。
-
公开(公告)号：CN110277310A
公开(公告)日：2019-09-24
申请号：CN201811137035.4
申请日：2018-09-28
申请人： 台湾积体电路制造股份有限公司
摘要： 本申请涉及半导体装置的制造方法。本发明实施例提供一种用于晶片接合的方法，其包含：提供晶片；在第一晶片的顶表面上形成牺牲层；修整所述第一晶片的边缘以获得第一晶片面积；清洁所述第一晶片的所述顶表面；去除所述牺牲层；和将所述第一晶片的所述顶表面接合到第二晶片，所述第二晶片具有大于所述第一晶片面积的第二晶片面积。
-
公开(公告)号：CN116631942A
公开(公告)日：2023-08-22
申请号：CN202310468848.6
申请日：2023-04-27
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768 , H01L21/304
摘要： 本公开的各个实施例涉及形成半导体结构的方法。该方法包括将第一半导体晶圆接合到第二半导体晶圆。接合界面设置在第一半导体晶圆和第二半导体晶圆之间。第一半导体晶圆具有横向地围绕中心区域的外围区域。在第一半导体晶圆的第一外边缘和第二半导体晶圆的第二外边缘之间形成支撑结构。支撑结构设置在外围区域内。对第二半导体晶圆执行减薄工艺。本发明的实施例还提供了形成集成芯片的方法。
-
公开(公告)号：CN114765194A
公开(公告)日：2022-07-19
申请号：CN202111020894.7
申请日：2021-09-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/146
摘要： 本公开的各种实施例是涉及一种具有包括与背侧表面相对的前侧表面的半导体衬底的图像传感器。多个光检测器设置在半导体衬底中。隔离结构自半导体衬底的背侧表面延伸到半导体衬底中且设置在相邻光检测器之间。隔离结构包含金属芯、设置在半导体衬底与金属芯之间的导电衬层以及设置在导电衬层与半导体衬底之间的第一介电衬层。金属芯包括第一金属材料，且导电衬层包括第一金属材料和与第一金属材料不同的第二金属材料。
-
公开(公告)号：CN114628257A
公开(公告)日：2022-06-14
申请号：CN202110418756.8
申请日：2021-04-19
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/50
摘要： 一种形成半导体结构的方法包括可形成第一晶片与第二晶片的结合总成，第一晶片包括第一半导体衬底，第二晶片包括第二半导体衬底。可将第二半导体衬底薄化到第一厚度且可在结合总成的外围处形成晶片间壕沟沟槽。可在晶片间壕沟沟槽中以及在第二半导体衬底的后侧表面之上形成保护性材料层。可移除第二半导体衬底的位于晶片间壕沟沟槽外的外围部分，并且保护性材料层的圆柱形部分在侧向上环绕结合总成的其余部分。在保护性材料层的圆柱形部分保护结合总成的其余部分的同时，可通过执行至少一个薄化工艺将第二半导体衬底薄化到第二厚度。
-
公开(公告)号：CN111668121B
公开(公告)日：2022-05-27
申请号：CN201910164096.8
申请日：2019-03-05
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明实施例提供一种晶圆接合结构及其形成方法。晶圆接合结构的形成方法包括形成第一晶圆以及将第二晶圆接合到第一晶圆的接合介电层及接合垫。形成第一晶圆包括以下工艺。提供半导体结构，半导体结构的边缘具有第一塌边区域。形成附加介电层，以填补第一塌边区域。在半导体结构及附加介电层上形成具有开口的接合介电层。形成导电层于接合介电层上并填入开口中，其中在附加介电层上方的导电层具有凸起。进行移除工艺，以移除位于接合介电层上的导电层，余留在开口中的导电层形成接合垫，其中移除工艺包括平坦化工艺，且凸起被平坦化工艺移除。
-
公开(公告)号：CN115497844A
公开(公告)日：2022-12-20
申请号：CN202210172293.6
申请日：2022-02-24
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/66
摘要： 本发明是关于用于分析经接合工件的界面的方法和相关的工艺工具。所述方法包括产生电磁辐射，电磁辐射定向朝着一对经接合的工件的周边且定向朝着设置在经接合的工件的周边后方的辐射传感器。沿着以电磁辐射进行扫描。测量整个所述扫描冲击在辐射传感器上的电磁辐射的强度。测量强度包括沿延伸通过一对经接合的工件的顶表面及底表面的垂直轴在多个不同的位置处记录电磁辐射的多个强度值。基于多个强度值的最大测量到的强度值，来确定一对经接合的工件之间的界面的位置。本发明可以提高经接合的工件之间的界面的位置的准确性。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.035 秒)
