公开(公告)号：CN107134408B

公开(公告)日：2022-03-22

申请号：CN201611190738.4

申请日：2016-12-21

申请人： 台湾积体电路制造股份有限公司

发明人： 黄信华 ,  林永隆 ,  刘丙寅 ,  蔡嘉雄

IPC分类号： H01L21/18 ,  H01L21/67

摘要： 本发明公开了一种半导体制造方法。该方法包括：提供第一晶圆和第二晶圆，其中，所述第一晶圆和所述第二晶圆接合在一起；将已接合的所述第一晶圆和所述第二晶圆浸没在超声波传输介质中；产生超声波；以及通过超声波传输介质，将超声波传导至已接合的第一晶圆和第二晶圆并且持续预定的时间段。本发明还公开了相关的用于至少减弱接合晶圆的接合强度的半导体制造系统。

公开(公告)号：CN107134445A

公开(公告)日：2017-09-05

申请号：CN201611046804.0

申请日：2016-11-23

申请人： 台湾积体电路制造股份有限公司

发明人： 吴国铭 ,  林永隆 ,  王志扬 ,  陈升照 ,  周正贤

IPC分类号： H01L23/528 ,  H01L23/50 ,  H01L21/50

CPC分类号： H01L25/0657 ,  H01L24/02 ,  H01L24/06 ,  H01L25/50 ,  H01L23/528 ,  H01L21/50 ,  H01L23/50

摘要： 本发明实施例提供一种3DIC结构及其形成方法。所述结构包含上覆在第一衬底上的第一电介质层。第一连接垫放置在所述第一电介质层的顶部表面中且接触第一重布线。第一虚拟垫放置在所述第一电介质层的所述顶部表面中，所述第一虚拟垫接触所述第一重布线。第二电介质层上覆在第二衬底上。第二连接垫及第二虚拟垫放置在所述第二电介质层的顶部表面中，所述第二连接垫接合到所述第一连接垫，且所述第一虚拟垫以与所述第二虚拟垫偏离的方式定位，使得所述第一虚拟垫与所述第二虚拟垫彼此不接触。

公开(公告)号：CN107134408A

公开(公告)日：2017-09-05

申请号：CN201611190738.4

申请日：2016-12-21

申请人： 台湾积体电路制造股份有限公司

发明人： 黄信华 ,  林永隆 ,  刘丙寅 ,  蔡嘉雄

IPC分类号： H01L21/18 ,  H01L21/67

CPC分类号： H01L21/68764 ,  H01L21/02049 ,  H01L21/187 ,  H01L21/2007 ,  H01L21/76251 ,  H01L22/12 ,  H01L22/20 ,  H01L24/05 ,  H01L24/08 ,  H01L24/799 ,  H01L24/80 ,  H01L24/94 ,  H01L24/98 ,  H01L2224/04 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/08145 ,  H01L2224/80203 ,  H01L2224/80801 ,  H01L2224/80805 ,  H01L2224/80893 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80908 ,  H01L2224/80948 ,  H01L2224/80986 ,  H01L2224/94 ,  H01L2224/80 ,  H01L2924/00014 ,  H01L2224/08 ,  H01L2224/808 ,  H01L21/67011

摘要： 本发明公开了一种半导体制造方法。该方法包括：提供第一晶圆和第二晶圆，其中，所述第一晶圆和所述第二晶圆接合在一起；将已接合的所述第一晶圆和所述第二晶圆浸没在超声波传输介质中；产生超声波；以及通过超声波传输介质，将超声波传导至已接合的第一晶圆和第二晶圆并且持续预定的时间段。本发明还公开了相关的用于至少减弱接合晶圆的接合强度的半导体制造系统。

公开(公告)号：CN106298715A

公开(公告)日：2017-01-04

申请号：CN201510852151.4

申请日：2015-11-27

申请人： 台湾积体电路制造股份有限公司

发明人： 黄信耀 ,  庄俊杰 ,  王俊智 ,  陈昇照 ,  杨敦年 ,  洪丰基 ,  林永隆

IPC分类号： H01L23/488

CPC分类号： H01L25/0657 ,  H01L23/49838 ,  H01L23/52 ,  H01L25/50 ,  H01L27/14634 ,  H01L27/14636 ,  H01L2225/06513 ,  H01L2225/06544

摘要： 本发明涉及具有在集成芯片管芯之间垂直延伸的再分布层的多维集成芯片，其中再分布层横向偏离于背侧接合焊盘。多维集成芯片具有第一集成芯片管芯，第一集成芯片管芯的多个第一金属互连层设置在布置于第一半导体衬底的前侧上的第一层间介电层内。多维集成芯片还具有第二集成芯片管芯，第二集成芯片管芯的多个第二金属互连层设置在与第一ILD层邻接的第二层间介电层内。接合焊盘设置在延伸穿过第二半导体衬底的凹槽内。再分布层在横向偏离于接合焊盘的位置处在多个第一金属互连层与多个第二金属互连层之间垂直延伸。本发明实施例涉及混合接合焊盘结构。

公开(公告)号：CN101236791B

公开(公告)日：2011-04-06

申请号：CN200710188649.0

申请日：2007-11-21

申请人： 台湾积体电路制造股份有限公司

发明人： 吴瑞仁 ,  林永隆 ,  陈炎辉 ,  王道平

IPC分类号： G11C29/44

CPC分类号： G11C29/808

摘要： 所揭示的内容大致上涉及一种用于多段静态随机存取存储器的装置、电路和方法。在一实施例中，所揭示的内容涉及一存储器电路，包含：一存储器阵列，由设置成一或多列以及一或多行的多个存储器所定义，每个存储器单元与一对互补位线其中一条通信且与一字线通信；多个IO电路，每个IO电路与多个列存储器单元其中一个相连；多条冗余位线，每一条位线与一冗余位单元通信；一第一电路，用以检测该存储器电路中一损坏存储器单元；一第二电路，用以选择多条冗余位线其中之一，以从该损坏存储器单元切换至该冗余存储器单元；以及一第三电路，用以将该损坏存储器的一字线脉冲指向所选的冗余存储器单元。

公开(公告)号：CN114975165A

公开(公告)日：2022-08-30

申请号：CN202110917923.3

申请日：2021-08-11

申请人： 台湾积体电路制造股份有限公司

发明人： 吴国铭 ,  林永隆 ,  萧豪毅 ,  陈升照 ,  蔡正原

IPC分类号： H01L21/67 ,  H01L21/02 ,  B28D5/02 ,  B28D5/00

摘要： 一种晶片边缘修整装置，包含由腔室壳体定义的处理腔室。处理腔室内具有配置成固持晶片结构的晶片夹盘。此外，刀片配置在晶片夹盘的边缘附近，且配置成移除晶片结构的边缘部分并定义晶片结构的新侧壁。激光传感器装置配置成将受引导的激光束朝向晶片夹盘的顶部表面引导。激光传感器装置配置成测量晶片结构的分析区域的参数。控制电路系统耦合到激光传感器装置及刀片。控制电路系统配置成当参数与预定阈值偏离至少预定偏移值时启动损害预防工艺。

公开(公告)号：CN113178434A

公开(公告)日：2021-07-27

申请号：CN202110002263.6

申请日：2021-01-04

申请人： 台湾积体电路制造股份有限公司

发明人： 林永隆 ,  周正贤 ,  蔡正原 ,  吴国铭 ,  萧豪毅

IPC分类号： H01L25/07 ,  H01L23/498 ,  H01L21/56 ,  H01L21/18

摘要： 本发明涉及用于形成多维集成芯片结构的方法。在一些实施例中，方法可以通过将第二衬底接合至第一衬底的上表面来实施。第一边缘修整切割沿第一环路实施，并且延伸至第二衬底的第一外围部分中。第二边缘修整切割沿第二环路实施，并且延伸至第二衬底的第二外围部分中并且延伸至第一衬底中。第三边缘修整切割沿第三环路实施，并且延伸至第一衬底的第三外围部分中。本申请的实施例还涉及多维集成芯片结构。

公开(公告)号：CN101236791A

公开(公告)日：2008-08-06

申请号：CN200710188649.0

申请日：2007-11-21

申请人： 台湾积体电路制造股份有限公司

发明人： 吴瑞仁 ,  林永隆 ,  陈炎辉 ,  王道平

IPC分类号： G11C29/44

CPC分类号： G11C29/808

摘要： 所揭示的内容大致上涉及一种用于多段静态随机存取存储器的装置、电路和方法。在一实施例中，所揭示的内容涉及一存储器电路，包含：一存储器阵列，由设置成一或多列以及一或多行的多个存储器所定义，每个存储器单元与一对互补位线其中一条通信且与一字线通信；多个IO电路，每个IO电路与多个列存储器单元其中一个相连；多条冗余位线，每一条位线与一冗余位单元通信；一第一电路，用以检测该存储器电路中一损坏存储器单元；一第二电路，用以选择多条冗余位线其中之一，以从该损坏存储器单元切换至该冗余存储器单元；以及一第三电路，用以将该损坏存储器的一字线脉冲指向所选的冗余存储器单元。

公开(公告)号：CN113178434B

公开(公告)日：2024-04-16

申请号：CN202110002263.6

申请日：2021-01-04

申请人： 台湾积体电路制造股份有限公司

发明人： 林永隆 ,  周正贤 ,  蔡正原 ,  吴国铭 ,  萧豪毅

IPC分类号： H01L25/07 ,  H01L23/498 ,  H01L21/56 ,  H01L21/18

摘要： 本发明涉及用于形成多维集成芯片结构的方法。在一些实施例中，方法可以通过将第二衬底接合至第一衬底的上表面来实施。第一边缘修整切割沿第一环路实施，并且延伸至第二衬底的第一外围部分中。第二边缘修整切割沿第二环路实施，并且延伸至第二衬底的第二外围部分中并且延伸至第一衬底中。第三边缘修整切割沿第三环路实施，并且延伸至第一衬底的第三外围部分中。本申请的实施例还涉及多维集成芯片结构。

公开(公告)号：CN116364644A

公开(公告)日：2023-06-30

申请号：CN202310422820.9

申请日：2019-02-15

申请人： 台湾积体电路制造股份有限公司

发明人： 周世培 ,  徐鸿文 ,  卢玠甫 ,  郑有宏 ,  林永隆 ,  蔡敏瑛

IPC分类号： H01L21/762 ,  H01L21/683

摘要： 本申请实施例涉及用于形成薄的绝缘体上半导体SOI衬底的方法。本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。