-
公开(公告)号：CN119400773A
公开(公告)日：2025-02-07
申请号：CN202411410702.7
申请日：2024-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L23/488 , H01L23/485 , H01L23/538 , H01L21/60 , H01L25/065 , H01L25/18 , H10B80/00
Abstract: 通过在第一半导体管芯中的接合焊盘处用第二半导体管芯中的接合通孔接合第一半导体管芯和第二半导体管芯并且通过接合第一半导体管芯中和第二半导体管芯中的介电层来形成半导体器件。从第二半导体器件省略接合焊盘，而是使用接合通孔来接合第一半导体管芯和第二半导体管芯，在第二半导体管芯的接合通孔之间提供更大量的间隔，因为接合通孔具有比接合焊盘小的宽度。这使得第二半导体器件的介电层的更大量的介电材料能够放置在接合通孔之间，而不(或最小程度地)增加第二半导体管芯的横向尺寸。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN117995695A
公开(公告)日：2024-05-07
申请号：CN202311506447.1
申请日：2023-11-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文描述的一些实施包括形成集成电路的方法。此方法包括使用支撑填充混合物，其包括在半导体衬底的堆叠的侧向间隙区中以及沿着半导体衬底的堆叠的周边区的各种类型的复合颗粒的组合。组合中包含的一种类型的复合颗粒可以是尺寸相对较小，并包含光滑的表面，可允许复合颗粒深入到侧向间隙区中。包含多种类型的复合颗粒组合的支撑填充混合物的特性可以控制下游制造期间的热诱导应力，以减少支撑填充混合物及/或半导体衬底的堆叠中出现缺陷的可能性。
-
公开(公告)号：CN116454122A
公开(公告)日：2023-07-18
申请号：CN202210857161.7
申请日：2022-07-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本公开涉及用于高压操作的GAA LDMOS结构。横向双扩散金属氧化物半导体(LDMOS)型的栅极全环绕(GAA)高压晶体管具有设置为低于半导体衬底的表面的环形栅极电极。该环形栅极电极围绕由第一源极/漏极区域、主体区域和扩散区域形成的竖直沟道。第一源极/漏极区域在最上面，主体区域在中间，扩散区域在下方。环形浅沟槽隔离(STI)区域围绕环形栅极电极。扩散区域从环形栅极电极的内侧开始，在环形栅极电极和环形STI区域下方延伸，并且上升到环形STI区的外侧以与第二源极/漏极区域相连。与以其他方式提供等效功能的非对称NMOS晶体管相比，这种结构允许间距缩小40％或者线性驱动电流翻倍。
-
公开(公告)号：CN114464638A
公开(公告)日：2022-05-10
申请号：CN202210050133.4
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的各种实施例针对包括高脚焊盘结构的集成电路(IC)芯片。导线在半导体衬底的正面上位于半导体衬底的下方。另外，沟槽隔离结构延伸至半导体衬底的正面中。高脚焊盘结构嵌入至半导体衬底的与正面相对的背面中。高脚焊盘结构包括焊盘主体和焊盘凸起。焊盘凸起位于焊盘主体下方，并且从焊盘主体穿过半导体衬底的部分和沟槽隔离结构，朝向导线凸出。焊盘主体位于半导体衬底的部分上方，并且通过半导体衬底的部分与沟槽隔离结构分隔开。本申请的实施例提供了集成电路芯片、集成电路封装件及形成焊盘结构的方法。
-
公开(公告)号：CN110010672B
公开(公告)日：2022-05-03
申请号：CN201811416706.0
申请日：2018-11-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种高压半导体器件结构。高压半导体器件结构包括半导体衬底，半导体衬底中的源极环和半导体衬底中的漏极区域。高压半导体器件结构还包括围绕源极环的侧面和底部的掺杂环以及围绕漏极区域和掺杂环的侧面和底部的阱区。阱区的导电类型与掺杂环的导电类型相反。高压半导体器件结构还包括导体，该导体电连接到漏极区域并且在阱区的外围上方并且横穿阱区的外围延伸。另外，高压半导体器件结构包括在导体和半导体衬底之间的屏蔽元件环。屏蔽元件环在阱区的外围上方延伸并横穿阱区的外围。本发明实施例涉及具有高压器件的半导体器件结构。
-
Patent Agency Ranking
公开(公告)号：CN110660687B
公开(公告)日：2021-04-27
申请号：CN201910537975.0
申请日：2019-06-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，提供了用于接合半导体晶圆的方法。方法包括在第一半导体晶圆的中心区域上方形成第一集成电路(IC)。第一环形接合支撑结构形成在第一半导体晶圆的环形周边区域上方，其中，第一半导体晶圆的环形周边区域围绕第一半导体晶圆的中心区域。第二半导体晶圆接合至第一半导体晶圆，使得布置在第二半导体晶圆上的第二IC电连接至第一IC。本发明的实施例还提供了接合支撑结构和多个半导体晶圆。
-
公开(公告)号：CN109599394B
公开(公告)日：2021-03-30
申请号：CN201811133972.2
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/06 , H01L29/06 , H01L21/8234
Abstract: 本申请的各个实施例涉及其中高压金属氧化物半导体(HVMOS)器件与高压结终端(HVJT)器件集成的集成电路(IC)。在一些实施例中，第一漂移阱和第二漂移阱位于衬底中。第一漂移阱和第二漂移阱以环形图案交界且具有第一掺杂类型。外围阱位于衬底中且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕并分离第一漂移阱和第二漂移阱。主体阱位于衬底中且具有第二掺杂类型。此外，主体阱位于第一漂移阱上方并且通过第一漂移阱与外围阱间隔开。栅电极位于第一漂移阱和主体阱之间的结上方。本申请还提供了集成电路的制造方法。
-
公开(公告)号：CN107134445A
公开(公告)日：2017-09-05
申请号：CN201611046804.0
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/50 , H01L21/50
CPC classification number: H01L25/0657 , H01L24/02 , H01L24/06 , H01L25/50 , H01L23/528 , H01L21/50 , H01L23/50
Abstract: 本发明实施例提供一种3DIC结构及其形成方法。所述结构包含上覆在第一衬底上的第一电介质层。第一连接垫放置在所述第一电介质层的顶部表面中且接触第一重布线。第一虚拟垫放置在所述第一电介质层的所述顶部表面中，所述第一虚拟垫接触所述第一重布线。第二电介质层上覆在第二衬底上。第二连接垫及第二虚拟垫放置在所述第二电介质层的顶部表面中，所述第二连接垫接合到所述第一连接垫，且所述第一虚拟垫以与所述第二虚拟垫偏离的方式定位，使得所述第一虚拟垫与所述第二虚拟垫彼此不接触。
-
-
公开(公告)号：CN107039394A
公开(公告)日：2017-08-11
申请号：CN201611189878.X
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/52 , H01L23/528
Abstract: 本揭露实施例提供一种半导体结构及其制造方法。所述半导体结构包括半导体衬底；以及互连件结构，其在所述半导体衬底上方。所述半导体结构也包括接垫，所述接垫在所述半导体衬底中且耦合到所述互连件结构。所述接垫包括两个导电层。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.042 seconds)
