公开(公告)号：CN114649359A

公开(公告)日：2022-06-21

申请号：CN202210178632.1

申请日：2022-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高敏峰 ,  杨敦年 ,  刘人诚 ,  郭文昌 ,  陈昇照 ,  洪丰基 ,  李昇展

IPC: H01L27/146

Abstract: 提供了图像传感器及形成图像传感器的方法。根据本发明的半导体器件包括半导体层、设置在该半导体层中的多个金属隔离部件、设置在该多个金属隔离部件正上方的金属栅格以及设置在该金属栅格上方的多个微透镜部件。本申请的实施例还涉及半导体器件。

公开(公告)号：CN112750707A

公开(公告)日：2021-05-04

申请号：CN202011197152.7

申请日：2020-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄志辉 ,  周正贤 ,  蔡正原 ,  吴国铭 ,  李昇展

IPC: H01L21/48 ,  H01L23/498

Abstract: 在一些实施例中，本发明涉及一种形成集成芯片结构的方法。可以通过在设置在第一半导体衬底的上表面上方的第一互连结构内形成多个互连层来执行该方法。执行边缘修整工艺以沿着第一半导体衬底的周边去除第一互连结构和第一半导体衬底的部分。边缘修整工艺产生具有凹进表面的第一半导体衬底，凹进表面通过直接设置在第一半导体衬底上方的内侧壁耦合至上表面。在执行边缘修整工艺之后，在第一互连结构的侧壁上形成介电覆盖结构。本发明的实施例还涉及集成芯片结构和多维集成芯片。

公开(公告)号：CN110660687A

公开(公告)日：2020-01-07

申请号：CN201910537975.0

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  周正贤 ,  蔡正原 ,  黄志辉 ,  吴国铭

IPC: H01L21/60 ,  H01L23/00

Abstract: 在一些实施例中，提供了用于接合半导体晶圆的方法。方法包括在第一半导体晶圆的中心区域上方形成第一集成电路(IC)。第一环形接合支撑结构形成在第一半导体晶圆的环形周边区域上方，其中，第一半导体晶圆的环形周边区域围绕第一半导体晶圆的中心区域。第二半导体晶圆接合至第一半导体晶圆，使得布置在第二半导体晶圆上的第二IC电连接至第一IC。本发明的实施例还提供了接合支撑结构和多个半导体晶圆。

公开(公告)号：CN111668121B

公开(公告)日：2022-05-27

申请号：CN201910164096.8

申请日：2019-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  周正贤 ,  蔡正原 ,  李昇展 ,  萧豪毅

IPC: H01L21/60 ,  H01L23/48

Abstract: 本发明实施例提供一种晶圆接合结构及其形成方法。晶圆接合结构的形成方法包括形成第一晶圆以及将第二晶圆接合到第一晶圆的接合介电层及接合垫。形成第一晶圆包括以下工艺。提供半导体结构，半导体结构的边缘具有第一塌边区域。形成附加介电层，以填补第一塌边区域。在半导体结构及附加介电层上形成具有开口的接合介电层。形成导电层于接合介电层上并填入开口中，其中在附加介电层上方的导电层具有凸起。进行移除工艺，以移除位于接合介电层上的导电层，余留在开口中的导电层形成接合垫，其中移除工艺包括平坦化工艺，且凸起被平坦化工艺移除。

公开(公告)号：CN113809105A

公开(公告)日：2021-12-17

申请号：CN202110234486.5

申请日：2021-03-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄琮伟 ,  张朝钦 ,  郑允玮 ,  郑智龙 ,  陈言彰 ,  蔡文仁 ,  林政翰 ,  池昱勳 ,  李昇展 ,  陈昇照

IPC: H01L27/146

Abstract: 本公开提供一种像素阵列和其形成方法,像素阵列包括第一像素区域、第二像素区域，以及在第一像素区域与第二像素区域之间的深沟槽隔离结构，其中深沟槽隔离结构以氧化物材料填充，形成在氧化物材料中的气隙包括深沟槽隔离结构中至少75％的面积。

公开(公告)号：CN109326617B

公开(公告)日：2021-03-02

申请号：CN201711116403.2

申请日：2017-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张朝钦 ,  李昇展 ,  周正贤 ,  黄琮伟 ,  林明辉 ,  林艺民

IPC: H01L27/146

Abstract: 一种图像检测装置的制造方法，包括提供具有前表面及背表面的一基底。上述方法包括去除基底的一第一部分，以形成一第一沟槽。上述方法包括形成一第一隔离结构于第一沟槽内，第一隔离结构具有上表面。上述方法包括去除第一隔离沟槽的一第二部分及基底的一第三部分，以形成穿过第一隔离结构并延伸于基底内的一第二沟槽。上述方法包括形成一第二隔离结构于第二沟槽内。上述方法包括形成一光检测区于基底内。上述方法包括去除基底的一第四部分，以露出第二隔离结构的一第一底部及光检测区的背侧。

公开(公告)号：CN109326617A

公开(公告)日：2019-02-12

申请号：CN201711116403.2

申请日：2017-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张朝钦 ,  李昇展 ,  周正贤 ,  黄琮伟 ,  林明辉 ,  林艺民

IPC: H01L27/146

Abstract: 一种图像检测装置的制造方法，包括提供具有前表面及背表面的一基底。上述方法包括去除基底的一第一部分，以形成一第一沟槽。上述方法包括形成一第一隔离结构于第一沟槽内，第一隔离结构具有上表面。上述方法包括去除第一隔离沟槽的一第二部分及基底的一第三部分，以形成穿过第一隔离结构并延伸于基底内的一第二沟槽。上述方法包括形成一第二隔离结构于第二沟槽内。上述方法包括形成一光检测区于基底内。上述方法包括去除基底的一第四部分，以露出第二隔离结构的一第一底部及光检测区的背侧。

公开(公告)号：CN115491661A

公开(公告)日：2022-12-20

申请号：CN202210015166.5

申请日：2022-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  陈昇照 ,  周正贤 ,  蔡正原

IPC: C23C16/50 ,  C23C16/52

Abstract: 一种薄膜沉积系统包括位于晶片上方且配置成在薄膜沉积工艺期间产生等离子体的顶板。所述系统包括配置成生成表示位于晶片及顶板之间的间隙的传感器信号的间隙传感器。所述系统包括配置成在薄膜沉积工艺期间响应传感器信号来调整间隙的控制系统。

公开(公告)号：CN111668121A

公开(公告)日：2020-09-15

申请号：CN201910164096.8

申请日：2019-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  周正贤 ,  蔡正原 ,  李昇展 ,  萧豪毅

IPC: H01L21/60 ,  H01L23/48

Abstract: 本发明实施例提供一种晶圆接合结构及其形成方法。晶圆接合结构的形成方法包括形成第一晶圆以及将第二晶圆接合到第一晶圆的接合介电层及接合垫。形成第一晶圆包括以下工艺。提供半导体结构，半导体结构的边缘具有第一塌边区域。形成附加介电层，以填补第一塌边区域。在半导体结构及附加介电层上形成具有开口的接合介电层。形成导电层于接合介电层上并填入开口中，其中在附加介电层上方的导电层具有凸起。进行移除工艺，以移除位于接合介电层上的导电层，余留在开口中的导电层形成接合垫，其中移除工艺包括平坦化工艺，且凸起被平坦化工艺移除。

公开(公告)号：CN107403813B

公开(公告)日：2020-09-04

申请号：CN201710286357.4

申请日：2017-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢祈鸣 ,  黄志辉 ,  李昇展 ,  曹荣志 ,  梁耀祥

IPC: H01L27/146

Abstract: 一种形成半导体器件的方法，该方法包括在衬底上方形成具有第一膜应力类型和第一膜应力强度的第一膜，和形成具有第二膜应力类型和第二膜应力强度且位于第一膜上方的第二膜。第二膜应力类型不同于第一膜应力类型。第二膜应力强度与第一膜应力强度大致相同。第二膜补偿由第一膜对衬底的非平坦性的应力引起的影响。