-
公开(公告)号：CN109216189B
公开(公告)日：2021-02-26
申请号：CN201710519305.7
申请日：2017-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/324 , H01L21/477
Abstract: 本揭露有关于一种加热装置。此加热装置包含承载平台及复合加热环。此承载平台是用以承载晶圆，且复合加热环设置于承载平台及晶圆之间。其中，复合加热环是沿着晶圆的边缘延伸。此复合加热环包含第一加热环及第二加热环。第一加热环的底面直接接触承载平台的承载面，且第一加热环具有阶梯状结构。第二加热环设置于阶梯状结构的开口中，且第二加热环的顶面直接接触晶圆的底面。
-
公开(公告)号：CN110854101B
公开(公告)日：2022-08-12
申请号：CN201911094700.0
申请日：2014-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
Abstract: 本发明提供了一种半导体器件及其形成方法。半导体器件包括位于第一开口内的第一层上方的铜填料。第一层包括钴和钨。包括钴和钨的第三层位于铜填料和第一层的上方。包括钴和钨的第一层比不具有钴或钨的第一层具有更光滑的侧壁。更光滑的侧壁降低了铜填料内的缺陷，从而增强了铜填料的导电性。第一层和第三层相较于不包括这样层的半导体器件降低了铜填料中的铜扩散。
-
公开(公告)号：CN113421926A
公开(公告)日：2021-09-21
申请号：CN202010620909.2
申请日：2020-07-01
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
IPC: H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
Abstract: 本公开涉及替换金属栅极器件结构及其制造方法。半导体器件包括半导体鳍和在半导体鳍上方的栅极堆叠。栅极堆叠包括在半导体鳍的沟道区域上方的栅极电介质层，在栅极电介质层上方的功函数材料层，其中功函数材料层包括掺杂剂，以及在功函数材料层上方的栅极电极层。栅极电介质层不含掺杂剂。
-
公开(公告)号：CN106057727B
公开(公告)日：2020-09-11
申请号：CN201510616190.4
申请日：2015-09-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括：提供其上设置有介电质的衬底，其中，介电质具有通过多个暴露的表面而形成的凹槽；在多个暴露的表面上形成导电膜；向凹槽施加表面剂，使得表面剂粘附于导电膜的一部分；将衬底浸于包括金属离子的电镀溶液中；以及向导电膜施加偏压，以在凹槽中填充金属材料。
-
公开(公告)号：CN110854101A
公开(公告)日：2020-02-28
申请号：CN201911094700.0
申请日：2014-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
Abstract: 本发明提供了一种半导体器件及其形成方法。半导体器件包括位于第一开口内的第一层上方的铜填料。第一层包括钴和钨。包括钴和钨的第三层位于铜填料和第一层的上方。包括钴和钨的第一层比不具有钴或钨的第一层具有更光滑的侧壁。更光滑的侧壁降低了铜填料内的缺陷，从而增强了铜填料的导电性。第一层和第三层相较于不包括这样层的半导体器件降低了铜填料中的铜扩散。
-
Patent Agency Ranking
公开(公告)号：CN106057836B
公开(公告)日：2019-04-12
申请号：CN201510759461.1
申请日：2015-11-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L27/148
Abstract: 本发明的一些实施例提供了一种背照式(BSI)图像传感器。背照式(BSI)图像传感器包括：半导体衬底；以及层间介电(ILD)层，位于半导体衬底的前侧处。ILD层包括：介电层，位于半导体衬底上方；和接触件，部分地掩埋在半导体衬底内部。接触件包括：硅化物层，包括近似在从约600埃至约1200埃的范围内的预定厚度。本发明还提供一种制造背照式(BSI)图像传感器的方法。
-
公开(公告)号：CN107403813A
公开(公告)日：2017-11-28
申请号：CN201710286357.4
申请日：2017-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种形成半导体器件的方法，该方法包括在衬底上方形成具有第一膜应力类型和第一膜应力强度的第一膜，和形成具有第二膜应力类型和第二膜应力强度且位于第一膜上方的第二膜。第二膜应力类型不同于第一膜应力类型。第二膜应力强度与第一膜应力强度大致相同。第二膜补偿由第一膜对衬底的非平坦性的应力引起的影响。
-
公开(公告)号：CN101425453B
公开(公告)日：2010-10-13
申请号：CN200810146359.4
申请日：2008-08-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明揭示一种MIM电容、形成α-钽层的方法、以及形成MIM电容的方法。形成MIM电容的方法包括形成含氮层于半导体基底上。以轰击元素轰击含氮层以形成α-钽晶种层。之后，在N2流量实质上为零的条件下溅镀Ta以形成α-钽的第一极板表层。之后，形成介电层于第一极板上，并形成第二极板于介电层上，以完成MIM电容的制作。本发明可降低电极板的电阻，可降低电容的厚度，其他优点还包括以较低的成本制作出低电阻、低厚度的MIM电容。
-
公开(公告)号：CN113161284B
公开(公告)日：2025-03-14
申请号：CN202010013805.5
申请日：2020-01-07
Applicant: 台积电(南京)有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及用于制造互连结构的方法。一种制造双镶嵌互连的方法，包括以下操作：在电介质层上方沉积金属硬掩模；在金属硬掩模中蚀刻金属硬掩模开口以暴露电介质层的顶表面；在电介质层中蚀刻至少一个互连开口，以暴露基底导电层的顶表面；修改金属硬掩模开口的侧壁；以及在金属硬掩模开口和至少一个互连开口中沉积导电材料。
-
公开(公告)号：CN107403813B
公开(公告)日：2020-09-04
申请号：CN201710286357.4
申请日：2017-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种形成半导体器件的方法，该方法包括在衬底上方形成具有第一膜应力类型和第一膜应力强度的第一膜，和形成具有第二膜应力类型和第二膜应力强度且位于第一膜上方的第二膜。第二膜应力类型不同于第一膜应力类型。第二膜应力强度与第一膜应力强度大致相同。第二膜补偿由第一膜对衬底的非平坦性的应力引起的影响。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.03 seconds)
