-
公开(公告)号:CN104270885A
公开(公告)日:2015-01-07
申请号:CN201410498486.6
申请日:2014-09-25
申请人: 珠海越亚封装基板技术股份有限公司
CPC分类号: H01L24/96 , H01L21/568 , H01L24/97 , H01L2224/04105 , H01L2224/19 , H01L2224/20 , H01L2924/3511 , H01L2924/00012 , H01L24/19 , H01G4/224 , H01G4/228 , H01G4/33 , H01L28/65
摘要: 一种被有机基质框架所限定的芯片插座阵列,所述有机基质框架包围穿过所述有机基质框架的插座并且还包括穿过所述有机基质框架的金属通孔栅格。在一个实施方案中,一种面板包括芯片插座阵列,每个芯片插座被有机基质框架所包围和限定,所述有机基质框架包括穿过所述有机基质框架的铜通孔栅格。所述面板包括具有用于接纳第一类型芯片的第一组外形尺寸的插座的至少一个区域和具有接纳第二类型芯片的第二组外形尺寸的插座的第二区域。
-
公开(公告)号:CN102790169A
公开(公告)日:2012-11-21
申请号:CN201210151102.4
申请日:2012-05-15
申请人: 三菱综合材料株式会社
IPC分类号: H01L41/22 , H01L21/24 , H01L41/187
CPC分类号: H01L21/02197 , B05D3/0254 , B05D5/00 , H01L21/022 , H01L21/02282 , H01L21/28291 , H01L28/55 , H01L28/65 , H01L28/75 , H01L41/0815 , H01L41/319 , Y10T428/249921 , Y10T428/25 , Y10T428/26 , Y10T428/265
摘要: 本发明提供一种不设置晶种层、缓冲层,就能够简便地得到晶体取向被择优控制为(100)面的铁电薄膜的铁电薄膜的制造方法。通过在具有晶面为(111)轴向取向的下部电极的基板的下部电极上涂布铁电薄膜形成用组合物,进行加热使其结晶,从而在下部电极上制造铁电薄膜,该该制造方法中,铁电薄膜包含晶体取向被择优控制为(100)面的取向控制层,将取向控制层的结晶后的层厚设在35nm~150nm的范围内来形成。
-
公开(公告)号:CN102473681A
公开(公告)日:2012-05-23
申请号:CN201080029584.5
申请日:2010-06-15
申请人: 美光科技公司
IPC分类号: H01L21/8242 , H01L27/108
CPC分类号: H01L21/02356 , H01L21/02175 , H01L21/02186 , H01L21/3105 , H01L28/65
摘要: 一种形成电容器的方法包括在内部导电电容器电极材料上方沉积第一相的介电金属氧化物层到厚度不超过75埃。所述第一相介电金属氧化物层具有至少15的k。在所述介电金属氧化物层上方且与其成物理接触地沉积导电RuO2。然后,使所述RuO2与所述介电金属氧化物层在低于500℃的温度下退火。在所述退火期间,与所述介电金属氧化物物理接触的所述RuO2有利于所述介电金属氧化物层从所述第一相到具有高于所述第一相的k的第二结晶相的变化。将所述经退火介电金属氧化物层并入到电容器构造的电容器介电区域中。还揭示了其它实施方案。
-
公开(公告)号:CN102421935A
公开(公告)日:2012-04-18
申请号:CN201080020703.0
申请日:2010-04-07
申请人: 美光科技公司
发明人: 巴斯卡尔·斯里尼瓦桑 , 瓦西尔·安东诺夫 , 约翰·斯迈思
IPC分类号: C23C16/00 , C23C16/40 , C23C16/44 , H01L21/205
CPC分类号: H01L28/75 , C23C16/404 , C23C16/409 , C23C16/45527 , C23C16/45529 , C23C16/45531 , C23C16/56 , H01G4/33 , H01L21/02197 , H01L21/022 , H01L21/0228 , H01L28/56 , H01L28/65
摘要: 锶钌氧化物在钌导体与锶钛氧化物电介质之间提供有效界面。锶钌氧化物的形成包括使用原子层沉积来形成氧化锶和随后对氧化锶实施退火以形成锶钌氧化物。使用水作为氧源对氧化锶进行第一原子层沉积,随后使用臭氧作为氧源对氧化锶进行后续原子层沉积。
-
公开(公告)号:CN102376755A
公开(公告)日:2012-03-14
申请号:CN201110241831.4
申请日:2011-08-22
申请人: NXP股份有限公司
发明人: 威廉姆·F·A·贝斯林 , 阿尔诺德·L·鲁斯特 , 克劳斯·莱曼 , 琳达·范鲁肯-彼德斯
摘要: 一种电子器件,包括金属一绝缘体一金属电容性器件。结合示例实施例,金属一绝缘体一金属(MIM)电容器器件位于衬底中,所述衬底包括表面和具有高纵横比侧壁的三维结构。所述MIM电容器器件包括:第一电容器电极,包括铂族金属(PGM)基层和位于所述PGM基层和所述侧壁之一之间的Ta基层。所述MIM电容器还包括第二电容器电极以及位于所述第一和第二电极之间的绝缘材料。
-
公开(公告)号:CN101627470B
公开(公告)日:2011-12-28
申请号:CN200780052165.1
申请日:2007-03-14
申请人: 富士通半导体股份有限公司
发明人: 王文生
IPC分类号: H01L21/8246 , H01L27/105
CPC分类号: H01L27/11507 , H01L28/55 , H01L28/65
摘要: 提供一种半导体器件及其制造方法。在具有形成于半导体衬底上的铁电电容器的半导体器件中,铁电电容器由下部电极、铁电膜以及上部电极构成该上部电极至少包括第一导电膜和形成在所述第一导电膜上的第二导电膜,所述第一导电膜由第一导电性贵金属氧化物构成,所述第二导电膜由金属氮化化合物构成,而且,在第一导电膜和第二导电膜之间夹持有由第二导电性贵金属物构成的第三导电膜和由贵金属构成的第四导电膜。
-
公开(公告)号:CN101326634B
公开(公告)日:2011-06-01
申请号:CN200580052239.2
申请日:2005-12-08
申请人: 富士通半导体股份有限公司
发明人: 王文生
IPC分类号: H01L21/8246 , H01L21/3205 , H01L21/66 , H01L23/52 , H01L27/105
CPC分类号: H01L27/11507 , H01L23/3192 , H01L23/53252 , H01L23/564 , H01L24/03 , H01L24/05 , H01L27/11509 , H01L28/55 , H01L28/65 , H01L2224/02166 , H01L2224/05082 , H01L2224/05093 , H01L2224/05166 , H01L2224/05178 , H01L2224/05187 , H01L2224/05567 , H01L2224/05571 , H01L2224/05624 , H01L2924/00014 , H01L2924/0002 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01018 , H01L2924/01019 , H01L2924/0102 , H01L2924/01022 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/0104 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/0105 , H01L2924/01057 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01076 , H01L2924/01077 , H01L2924/01078 , H01L2924/01082 , H01L2924/04953 , H01L2924/05042 , H01L2924/13091 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H01L2924/3025 , H01L2924/04941 , H01L2924/00 , H01L2224/05552
摘要: 提供一种具有增加了探针接触强度的焊盘的半导体器件。半导体器件具有:半导体衬底;半导体元件,其形成在半导体衬底上;绝缘膜,其覆盖半导体元件,并且形成在半导体衬底的上方;多层布线结构,其形成在绝缘膜中;焊盘电极结构,其与多层布线结构连接,并形成在绝缘膜上,而且具有导电紧贴膜、导电焊盘电极以及导电性氢阻挡膜,其中,该导电焊盘电极形成在导电紧贴膜的上方,该导电性氢阻挡膜形成在导电焊盘电极的上方。
-
公开(公告)号:CN1954430B
公开(公告)日:2010-12-01
申请号:CN200480043079.0
申请日:2004-07-27
申请人: 富士通半导体股份有限公司
发明人: 和泉宇俊
IPC分类号: H01L27/105
CPC分类号: H01L27/11507 , H01L27/10852 , H01L27/11502 , H01L28/55 , H01L28/65
摘要: 提供一种能够抑制氧化物电介质电容器的特性劣化、抑制空隙产生并填充电容器间、电极间的间隙的半导体装置的制造方法。半导体装置的制造方法包括以下工序:(a)准备在形成了半导体元件的半导体基板上方形成了氧化物电介质电容器的基板的工序;(b)覆盖上述氧化物电介质电容器而以第一条件的高密度等离子体(HDP)CVD堆积氧化硅膜的工序;(c)在上述工序(b)之后,以比上述第一条件提高了高频偏压的第二条件的HDPCVD来堆积氧化硅膜。
-
公开(公告)号:CN101425453B
公开(公告)日:2010-10-13
申请号:CN200810146359.4
申请日:2008-08-25
申请人: 台湾积体电路制造股份有限公司
摘要: 本发明揭示一种MIM电容、形成α-钽层的方法、以及形成MIM电容的方法。形成MIM电容的方法包括形成含氮层于半导体基底上。以轰击元素轰击含氮层以形成α-钽晶种层。之后,在N2流量实质上为零的条件下溅镀Ta以形成α-钽的第一极板表层。之后,形成介电层于第一极板上,并形成第二极板于介电层上,以完成MIM电容的制作。本发明可降低电极板的电阻,可降低电容的厚度,其他优点还包括以较低的成本制作出低电阻、低厚度的MIM电容。
-
公开(公告)号:CN1753961B
公开(公告)日:2010-08-11
申请号:CN200480005222.7
申请日:2004-02-19
申请人: 卡伯特微电子公司
发明人: 弗朗西斯科·德里格西索罗 , 弗拉斯塔·布鲁西克 , 本杰明·P·拜尔
IPC分类号: C09G1/02 , C09K3/14 , H01L21/768 , H01L21/321
CPC分类号: B24B37/044 , C09G1/02 , C09K3/1463 , C23F3/04 , C23F3/06 , H01L21/3212 , H01L28/65
摘要: 本发明提供一种抛光含有贵金属的基底的方法,其包括(i)将基底与CMP体系相接触和(ii)研磨至少一部分基底以抛光该基底。该CMP体系含有研磨剂和/或抛光垫、液体载体、和磺酸化合物。
-
-
-
-
-
-
-
-
-